微机技术第05章

1、第第5 5章章 半导体存储器及其接口半导体存储器及其接口教学重点教学重点n存储器的内部结构、性能指标及选用存储器的内部结构、性能指标及选用n常用常用RAM和和ROM及其与及其与CPU的连接。的连接。 5.1 概述概述n除采用磁、光原除采用磁、光原理的辅存外，其理的辅存外，其它存储器主要都它存储器主要都是采用半导体存是采用半导体存储器储器n本章介绍采用半本章介绍采用半导体存储器及其导体存储器及其组成主存的方法组成主存的方法CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）存储系统的层次结构 n所谓存储系统的层次结构就是把各种不同存所谓存储系统的层次结构就是把各种不同存储容量、不同存

2、取速度的存储器，按照一定储容量、不同存取速度的存储器，按照一定的体系结构方式组织起来，使所存放的程序的体系结构方式组织起来，使所存放的程序和数据按层次分布在各种存储器中。和数据按层次分布在各种存储器中。n存储系统的层次结构的基本体系结构方式是存储系统的层次结构的基本体系结构方式是分级存储：分级存储：n高速缓冲存储器高速缓冲存储器主存储器主存储器外存储器外存储器n主存储器（内存）：主存储器（内存）：存放信息速度快、存放信息速度快、CPU可直接访问、存储容量有限可直接访问、存储容量有限n外存储器（辅助存储器）：外存储器（辅助存储器）：存储容量大、价格低、存放信息速度慢、存储容量大、价格低、存放信息

3、速度慢、CPU不能不能直接访问直接访问n高速缓冲存储器（高速缓冲存储器（CACHE）：）：存储容量小、存储容量小、CPU可直接访问、存放信息速度很快可直接访问、存放信息速度很快1、主存外存 n考虑到考虑到CPU在某一段时间内所运行的程序和在某一段时间内所运行的程序和调用的数据仅占整个存储系统的一小部分，调用的数据仅占整个存储系统的一小部分，其它大部分信息是暂时不用或长时间不用的，其它大部分信息是暂时不用或长时间不用的，因此，可以把因此，可以把“当前需要运行的程序和需要当前需要运行的程序和需要调用的数据调用的数据”放入内存；将放入内存；将“暂时不用或长暂时不用或长时间不用的程序和数据时间不用的程

4、序和数据” 放入外存，待需要放入外存，待需要时再从外存调入内存，同时将内存中暂时不时再从外存调入内存，同时将内存中暂时不用的信息放入外存。用的信息放入外存。 2、主存高速缓冲存储器 n随着计算机各部件与工艺的发展，随着计算机各部件与工艺的发展， CPU的存的存取速度与内存的存取速度有了较大的差距，取速度与内存的存取速度有了较大的差距，内存的存取速度成为影响整机速度提高的瓶内存的存取速度成为影响整机速度提高的瓶颈。为解决内存与颈。为解决内存与CPU的速度匹配问题，在的速度匹配问题，在CPU与内存之间增设一个与内存之间增设一个CACHE，其速度与，其速度与CPU相匹配，可将相匹配，可将CPU在一段

5、时间后要执行在一段时间后要执行的程序和需调用的数据预先从内存读入的程序和需调用的数据预先从内存读入CACHE；将；将CPU输出的数据先暂存起来，再输出的数据先暂存起来，再按照内存的存取速度读入内存。按照内存的存取速度读入内存。 3、虚拟存储技术 n虚拟存储技术的基本思想是：虚拟存储技术的基本思想是：将存储系统中的一部将存储系统中的一部分外存与内存组合起来并视为一个整体，把两者的分外存与内存组合起来并视为一个整体，把两者的地址空间进行统一编址，形成逻辑地址空间，允许地址空间进行统一编址，形成逻辑地址空间，允许用户自由、充分地使用整个逻辑地址空间（系统指用户自由、充分地使用整个逻辑地址空间（系统指

6、定的保留区域除外）。同时采用软、硬件结合的手定的保留区域除外）。同时采用软、硬件结合的手段，将用户逻辑地址自动转换为实际访问内存的物段，将用户逻辑地址自动转换为实际访问内存的物理地址，并对程序自动分段调入理地址，并对程序自动分段调入/出内存出内存。这样，。这样，用户在编程时无需再过多考虑可利用的地址空间是用户在编程时无需再过多考虑可利用的地址空间是否足够，同时也无需考虑如何合理地对程序分段及否足够，同时也无需考虑如何合理地对程序分段及存储空间的动态分配问题。存储空间的动态分配问题。n在虚拟存储系统中，对于存储管理、调度以及虚拟在虚拟存储系统中，对于存储管理、调度以及虚拟地址与实地址之间的转换，

7、除了必要的硬件结构外，地址与实地址之间的转换，除了必要的硬件结构外，还需要相应的操作系统给予支持。还需要相应的操作系统给予支持。 存储器的分类 1、按存取方式：、按存取方式：（1）随机存储器（）随机存储器（RAM）读读/写存储器，计算机的内存、写存储器，计算机的内存、CACHE均属于均属于RAM（2）只读存储器（）只读存储器（ROM）只能读出信息，不能写入新的内容，用于存放只能读出信息，不能写入新的内容，用于存放固定不变的系统程序或子程序等固定不变的系统程序或子程序等（3）顺序存储器（）顺序存储器（SAM）信息排列、寻址操作和读写操作均按顺序进行，信息排列、寻址操作和读写操作均按顺序进行，如磁

8、带如磁带2、按存储器载体：、按存储器载体：（1）磁介质存储器）磁介质存储器如磁带、磁盘等，速度比较慢，通常只用于外存如磁带、磁盘等，速度比较慢，通常只用于外存（2）半导体存储器）半导体存储器容量大、速度快、体积小、功耗低，成本相对容量大、速度快、体积小、功耗低，成本相对不高，广泛用于内存不高，广泛用于内存（3）光存储器）光存储器容量大、速度快，但所需硬件相对复杂，主要容量大、速度快，但所需硬件相对复杂，主要用于外存用于外存存储器的技术指标 1、存储容量存储容量：通常用允许存放的：通常用允许存放的“字数字数位数位数”（如（如“32K16”表示该存储器有表示该存储器有32K字，每字字，每字16位）

9、位）或用或用“字节数字节数”（如（如64KB、256MB）2、存取周期存取周期：连续存入或取出两个数据所间隔的时：连续存入或取出两个数据所间隔的时间。以称间。以称“读写时间读写时间”或或“访问时间访问时间”3、取数时间取数时间：从：从CPU发出读命令开始，直到存储器发出读命令开始，直到存储器获得有效读出信号的一段时间，其长短主要与存储载获得有效读出信号的一段时间，其长短主要与存储载体的性质有关。另外，体的性质有关。另外，“存取周期存取周期”和和“取数时间取数时间”不能混为一谈。不能混为一谈。4、可靠性可靠性：通常以平均无故障工作时间：通常以平均无故障工作时间MTBF（Mean Time Bet

10、ween Failuress）来衡量。）来衡量。5、经济性经济性：常以：常以“性能价格比性能价格比” 来衡量来衡量5.1.1 半导体存储器的分类n按制造工艺按制造工艺n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大nMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低n按使用属性按使用属性n随机存取存储器随机存取存储器RAM：可读可写可读可写、断电丢失、断电丢失n只读存储器只读存储器ROM：正常只读、：正常只读、断电不丢失断电不丢失详细分类，请看图示图图5.1 半导体存储器的分类半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器

11、随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）详细展开，注意对比详细展开，注意对比静态RAM工作原理 VF5VF3VF4VF6VF1VF2I/OI/OVcc选 择 线ABn如图所示，如图所示，MOS型静态型静态RAM的基本存储单元的基本存储单元可由六个可由六个MOS场效应晶体管构成。场效应晶体管构成。nVF1、VF2组成双稳态触发器，组成双稳态触发器，VF3、VF4为为负载

12、管，负载管，VF5、VF6为控制管为控制管n设设VF1导通、导通、VF2截止为截止为“0”状态；状态；VF2导导通、通、VF1截止为截止为“1”状态状态n存储单元可随机写入信息，也可随机读出信存储单元可随机写入信息，也可随机读出信息；读出信息的过程是非破坏性的，读操作息；读出信息的过程是非破坏性的，读操作完成后，所保存的信息不变。完成后，所保存的信息不变。n将多个存储单元按一定方式排列起来，就组成一个将多个存储单元按一定方式排列起来，就组成一个静态静态RAM存储器。存储器。 n静态静态RAM存储器的基本存储单元是由一个双稳态触存储器的基本存储单元是由一个双稳态触发器组成的，这些存储单元所存储的

13、信息，只要不发器组成的，这些存储单元所存储的信息，只要不断电或没有触发信号到来，将一直保持不变。但在断电或没有触发信号到来，将一直保持不变。但在静态静态RAM存储电路中，存储电路中，MOS管数目多，故集成度管数目多，故集成度较低，位容量相对要少，另外，较低，位容量相对要少，另外，VF1、VF2组成双组成双稳态触发器必然有一个是导通的，功耗比较大。稳态触发器必然有一个是导通的，功耗比较大。 n而动态而动态RAM的位密度高，功耗低，且价格低廉，只的位密度高，功耗低，且价格低廉，只是所存储的信息具有一定的时间性，在很短的时间是所存储的信息具有一定的时间性，在很短的时间内，其数据是有效的，超过一定的时

14、间，数据就消内，其数据是有效的，超过一定的时间，数据就消失了，为了使数据常在，就要周期性地对所在数据失了，为了使数据常在，就要周期性地对所在数据重写（刷新）。重写（刷新）。 动态RAM工作原理 刷新放大器刷新放大器行选择信号行选择信号列选择信号列选择信号数据输入数据输入/输出线输出线电容电容Cn其存放信息靠的是电容其存放信息靠的是电容C， n当电容当电容C中有电荷时，为逻辑中有电荷时，为逻辑“1”n当电容当电容C中无电荷时，为逻辑中无电荷时，为逻辑“0”熔丝型熔丝型PROM工作原理工作原理 Vcc字线字线数据线数据线熔丝熔丝VT1读写存储器读写存储器RAM组成单元组成单元速度速度集成度集成度应

15、用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失只读存储器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更改nEPROM：用紫外光擦除，擦除后可编程；用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程并允许用户多次擦除和编程nEEPROM（E2PROM）：）：采用加电方法在采用加电方法在线进行擦除和编程，也可多次擦写线进行擦除和编程，也可多次擦写nFlash Memory（闪存）：能够

16、快速擦写的（闪存）：能够快速擦写的EEPROM，但只能按块（，但只能按块（Block）擦除）擦除5.1.2 半导体存储器芯片的结构半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储体n存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路n根据输入的地址编码来选中芯片内某个特根据输入的地址编码来选中芯片内某个特定的存储单元定的存储单元 片选和读写控制逻辑片选和读写控制逻辑n选中存储芯片，控制读写操作选中存储芯片，控制读写操作 存储体n每个存储单元具有一个唯

17、一的地址，每个存储单元具有一个唯一的地址，可存储可存储1位（位片结构）或多位（字位（位片结构）或多位（字片结构）二进制数据片结构）二进制数据n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元数存储单元的位数存储单元的位数 M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码n单译码结构单译码结构n双译码结构双译码结构n双译码可

18、简化芯片设计双译码可简化芯片设计n主要采用的译码结构主要采用的译码结构 片选和读写控制逻辑n片选端片选端CS*或或CE*n有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作n输出输出OE*n控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出n该控制端对应系统的读控制线该控制端对应系统的读控制线n写写WE*n控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中n该控制端对应系统的写控制线该控制端对应系统的写控制线5.2 随机存取存储器静态静态RAMSRAM 2114SRAM 6264动态动态RAMDRAM 4116DRAM 21645.2.1 静态

19、RAMnSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nSRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：n每个存储单元存放多位（每个存储单元存放多位（4、8、16等）等）n每个存储单元具有一个地址每个存储单元具有一个地址SRAM芯片2114n存储容量为存储容量为10244n18个个引脚：引脚：n10根地址线根地址线A9A0n4根数据线根数据线I/O4I/O1n片选片选CS*n读写读写WE*12345678918171615141312

20、1110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDSRAM 2114的读周期数据数据地址地址TCXTODTTOHATRCTATCODOUTWECSnTA读取时间读取时间从读取命令发出到数据稳定出现的时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上给出地址到数据出现在外部总线上nTRC读取周期读取周期两次读取存储器所允许的最小时间间隔两次读取存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间SRAM 2114的写周期TWCTWRTAW数据数据地址地址TDTWTWDOUT DINTDWTDHWECSnTW写入时间

21、写入时间从写入命令发出到数据进入存储单元的时间从写入命令发出到数据进入存储单元的时间写信号有效时间写信号有效时间nTWC写入周期写入周期两次写入存储器所允许的最小时间间隔两次写入存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间SRAM芯片6264n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CS1*、CS2n读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272

22、625242322212019181716155.2.2 动态RAMnDRAM的基本存储单元是单个场效应管的基本存储单元是单个场效应管及其极间电容及其极间电容n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新n每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nDRAM一般采用一般采用“位结构位结构”存储体：存储体：n每个存储单元存放一位每个存储单元存放一位n需要需要8个存储芯片构成一个字节单元个存储芯片构成一个字节单元n每个

23、字节存储单元具有一个地址每个字节存储单元具有一个地址DRAM芯片4116n存储容量为存储容量为16K1n16个个引脚：引脚：n7根地址线根地址线A6A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM 4116的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS

24、存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开始传有效，开始传送行地址送行地址n随后，列地址选通信号随后，列地址选通信号CAS*有效，有效，传送列地址，传送列地址，CAS*相当于片选信号相当于片选信号n读写信号读写信号WE*读有效读有效n数据从数据从DOUT引脚输出引脚输出DRAM 4116的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开始传有效，开始传送行地

25、址送行地址n随后，列地址选通信号随后，列地址选通信号CAS*有效，有效，传送列地址传送列地址n读写信号读写信号WE*写有效写有效n数据从数据从DIN引脚进入存储单元引脚进入存储单元DRAM 4116的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新n行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址n列地址选通列地址选通CAS*无效，没有列地址无效，没有列地址n芯片内部实现一行存储单元的刷新芯片内部实现一行存储单元的刷新n没有数据输入输出没有数据输入输出n存储系统中所有芯片同时进行刷新存储系统

26、中所有芯片同时进行刷新nDRAM必须每隔固定时间就刷新必须每隔固定时间就刷新DRAM芯片2164n存储容量为存储容量为64K1n16个个引脚：引脚：n8根地址线根地址线A7A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A7123456781615141312111095.3 只读存储器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A5.3.1

27、EPROMn顶部开有一个圆形的石英窗口，用顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n一般使用专门的编程器（烧写器）一般使用专门的编程器（烧写器）进行编程进行编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封条n出厂未编程前，每个基本存储单元出厂未编程前，每个基本存储单元都是信息都是信息1n编程就是将某些单元写入信息编程就是将某些单元写入信息0EPROM芯片2716n存储容量为存储容量为2K8n24个个引脚：引脚：n11根地址线根地址线A10A0n8根数据线根数据线DO7DO0n片选片选/编程编程CE*/PGMn读写读写OE*n编程电压编程电压VPPV

28、DDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2764n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CE*n编程编程PGM*n读写读写OE*n编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625

29、24232221201918171615EPROM芯片272561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11

30、A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图5.3.2 EEPROMn用加电方法，进行在线（无需拔下，用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一直接在电路中）擦写（擦除和编程一次完成）次完成）n有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法n并行并行EEPROM：多位同时进行：多位同时进行n串行串行EEPROM：只有一位数据线：只有一位数据线EEPROM芯片2817An存储容量为存储容量为2

31、K8n28个个引脚：引脚：n11根地址线根地址线A10A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、WE*n状态输出状态输出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864An存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、

32、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716155.4 半导体存储器与CPU的连接n这是本章的重点内容这是本章的重点内容nSRAM、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口5.4.1 存储芯片与CPU的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线

33、1. 存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据n全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据n利用多个芯片扩充数据位利用多个芯片扩充数据位n这个扩充方式简称这个扩充方式简称“位扩充位扩充”位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多个位扩充的存储芯片的数据线多个位扩充的存储芯片的数据线连接于系统

34、数据总线的不同位数连接于系统数据总线的不同位数n其它连接都一样其它连接都一样n这些芯片应被看作是一个整体这些芯片应被看作是一个整体n常被称为常被称为“芯片组芯片组”2. 存储芯片地址线的连接n芯片的地址线通常应全部与系统芯片的地址线通常应全部与系统的低位地址总线相连的低位地址总线相连n寻址时，这部分地址的译码是在寻址时，这部分地址的译码是在存储芯片内完成的，我们称为存储芯片内完成的，我们称为“片内译码片内译码”片内译码A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范围（范围（16进制）进制）A9A03. 存储

35、芯片片选端的译码n存储系统常需利用多个存储芯片扩充容量存储系统常需利用多个存储芯片扩充容量n也就是扩充了存储器地址范围也就是扩充了存储器地址范围n进行进行“地址扩充地址扩充”，需要利用存储芯片的，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址片选端对多个存储芯片（组）进行寻址n这个寻址方法，主要通过将存储芯片的片这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现选端与系统的高位地址线相关联来实现n这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”地址扩充（字扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0

36、CE译码器00000000010000000000片选端常有效A19A15A14A0 全全0全全1D7D027256EPROMA14A0CEn令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽简单易行、但无法再进行地址虽简单易行、但无法再进行地址扩充，会出现扩充，会出现“地址重复地址重复”地址重复n一个存储单元具有多个存储地址的现象一个存储单元具有多个存储地址的现象n原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意n使用地址：出现地址重复时，常选取其使用

37、地址：出现地址重复时，常选取其中既好用、又不冲突的一个中既好用、又不冲突的一个“可用地址可用地址”n例如：例如：00000H07FFFHn选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好 译码和译码器n译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译翻译为唯一为唯一“有效输出有效输出”的过程的过程n译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑n译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器n常用的常用的2:4译码器：译码器：74LS139n常用的常用的3:8译码器：译码器：74LS138n常用的常用的4:16译码器：译码

38、器：74LS154 全译码n所有的系统地址线均参与对存储单元的所有的系统地址线均参与对存储单元的译码寻址译码寻址n包括低位地址线对芯片内各存储单元的包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）存储芯片的译码寻址（片选译码）n采用全译码，采用全译码，每个存储单元的地址都是每个存储单元的地址都是唯一的，唯一的，不存在地址重复不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO

39、/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A13 部分译码n只有部分（高位）地址线参与对存只有部分（高位）地址线参与对存储芯片的译码储芯片的译码n每个存储单元将对应多个地址每个存储单元将对应多个地址（地（地址重复），需要选取一个可用地址址重复），需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732C

40、BAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH 线选译码n只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会

41、对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切记： A14 A1300的情况不能出现00000H01FFFH的地址不可使用片选端译码小结n存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最高位地址线最高位地址线n在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地地址空间的选择址空间的选择（接

42、系统的（接系统的IO/M*信号）信号）和和高位地址的译码选择高位地址的译码选择（与系统的高位地（与系统的高位地址线相关联）址线相关联）n对一些存储芯片通过片选无效可关闭内部对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用4. 存储芯片的读写控制n芯片芯片OE*与系统的读命令线相连与系统的读命令线相连n当芯片被选中、且读命令有效时，当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线存储芯片将开放并驱动数据到总线n芯片芯片WE*与系统的写命令线相连与系统的写命令线相连n当芯片被选中、且写命令有效时，当芯片被选中、且写命令有效时，允许

43、总线数据写入存储芯片允许总线数据写入存储芯片5.4.2 存储芯片与CPU的配合n存储芯片与存储芯片与CPU总线的连接，还有两总线的连接，还有两个很重要的问题：个很重要的问题：nCPU的总线负载能力的总线负载能力nCPU能否带动总线上包括存储器在内的能否带动总线上包括存储器在内的连接器件连接器件n存储芯片与存储芯片与CPU总线时序的配合总线时序的配合nCPU能否与存储器的存取速度相配合能否与存储器的存取速度相配合1. 总线驱动nCPU的总线驱动能力有限的总线驱动能力有限n单向传送的地址和控制总线，可采单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等用三态锁存器和三态单向驱动器等来加以

44、锁存和驱动来加以锁存和驱动n双向传送的数据总线，可以采用三双向传送的数据总线，可以采用三态双向驱动器来加以驱动态双向驱动器来加以驱动2. 时序配合n分析存储器的存取速度是否满足分析存储器的存取速度是否满足CPU总线时序的要求总线时序的要求n如果不能满足：如果不能满足：n考虑更换芯片考虑更换芯片n总线周期中插入等待状态总线周期中插入等待状态TW切记：时序配合是连接中的难点例1、某EPROM芯片的外部引线如图所示，试将此芯片接到C8000H到CFFFFH的内存地址上（使用74LS138译码器），画出连接图。 A0A14OED0D7CED0D7A0A14RDG1G2AG2BCBAY18例2、试判断下

45、图所示的译码逻辑电路中74LS138译码器的输出Y0、Y4、Y6、Y7所决定的内存地址范围。Y0Y4Y6Y7A19A17A16G1G2AG2BCBAA15A13A14例3、某存储器芯片的选片译码器如图所示，试写出该芯片所占的内存地址范围 A0OED0D7CED0D7A0RDA11A11WRWEG1G2AG2BCBAA17A16A19A14A13A12Y3Y274LS138SRAM8第第5 5章教学要求章教学要求1. 了解各类半导体存储器的应用特点；了解各类半导体存储器的应用特点；2. 熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3. 掌握掌握SRAM 2114、DRAM 4116、

46、EPROM 2764、EEPROM 2817A的引脚的引脚功能；功能；4. 理解理解SRAM读写原理、读写原理、DRAM读写和刷读写和刷新原理、新原理、EPROM和和EEPROM工作方式工作方式第第5 5章教学要求章教学要求（续）（续）5. 掌握存储芯片与掌握存储芯片与CPU连接的方法，连接的方法，特别是片选端的处理；特别是片选端的处理；6. 了解存储芯片与了解存储芯片与CPU连接的总线连接的总线驱动和时序配合问题。驱动和时序配合问题。32K8的SRAM芯片622561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D