计算机组成原理课设报告

1、计算机组成原理课程设计报告班级：物联网 1301 班 姓名： 石杰元 学号： 20133717 完成时间： 2016/1/10 一、课程设计目的1在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；2通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；3培养综合实践及独立分析、解决问题的能力。二、课程设计的任务针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微

2、程序；之后编写实现乘法和除法的程序进行设计的验证。三、 课程设计使用的设备（环境）1硬件l COP2000实验仪l PC机2软件l COP2000仿真软件四、课程设计的具体内容（步骤）1详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点：COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、

3、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。相比而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。 模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分

4、四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。模型机的缺省的指令集分几大类： 算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。用户可以通过COP2000计算机组成原理实验软件或组成原理实验仪来设计自己的指令集。模型机的寻址方式分五种：累加器寻址： 操作数为累加器A，例如“CPL A”是将累加器A值取反，还有些指令是隐含寻址累加器A，例如“OUT”是将累加器A的值输出到输出端口寄存器OUT。寄存器寻址： 参与运算的数据在R

5、0-R3的寄存器中，例如 “ADD A，R0”指令是将寄存器R0的值加上累加器A的值，再存入累加器A中。寄存器间接寻址： 参与运算的数据在存储器EM中，数据的地址在寄存器R0-R3中，例如 “MOV A，R1”指令是将寄存器R1的值做为地址，把存储器EM中该地址的内容送入累加器A中。存储器直接寻址：参与运算的数据在存储器EM中，数据的地址为指令的操作数。例如“AND A，40H”指令是将存储器EM中40H单元的数据与累加器A的值做逻辑与运算，结果存入累加器A。立即数寻址： 参与运算的数据为指令的操作数。例如 “SUB A，#10H”是从累加器A中减去立即数10H，结果存入累加器A。该模型机微指

6、令系统的特点（包括其微指令格式的说明等）： 总体概述该模型机的微命令是以直接表示法进行编码的，其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。 微指令格式的说明模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码确定的。该模型机的微指令的长度为24位，其中微指令中只含有微命令字段，没有微地址字段。其中微命令字段采用直接按位的表示法，哪位为0，表示选中该微操作，而微程序的地

7、址则由指令码指定。这24位操作控制信号的功能如表2所示：（按控制信号从左到右的顺序依次说明）表2 微指令控制信号的功能操作控制信号控 制 信 号 的 说 明XRD外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。EMWR程序存储器EM写信号。EMRD程序存储器EM读信号。PCOE将程序计数器PC的值送到地址总线ABUS上。EMEN将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。IREN将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器PC。EINT中断返回时清除中断响应和中断请求标志，便于下次

8、中断。ELPPC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。MAREN将数据总线DBUS上数据打入地址寄存器MAR。MAROE将地址寄存器MAR的值送到地址总线ABUS上。OUTEN将数据总线DBUS上数据送到输出端口寄存器OUT里。STEN将数据总线DBUS上数据存入堆栈寄存器ST中。RRD读寄存器组R0R3，寄存器R?的选择由指令的最低两位决定。RWR写寄存器组R0R3，寄存器R?的选择由指令的最低两位决定。CN决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。FEN将标志位存入ALU内部的标志寄存器。X2X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄

9、存器。X1X0WEN将数据总线DBUS的值打入工作寄存器W中。AEN将数据总线DBUS的值打入累加器A中。S2S2、S1、S0三位组合决定ALU做何种运算。S1S0COP2000中有7个寄存器可以向数据总线输出数据, 但在某一特定时刻只能有一个寄存器输出数据. 由X2,X1,X0决定那一个寄存器输出数据。X2 X1 X0输出寄存器0 0 0IN_OE 外部输入门0 0 1IA_OE 中断向量0 1 0ST_OE 堆栈寄存器0 1 1PC_OE PC寄存器1 0 0D_OE 直通门1 0 1R_OE 右移门1 1 0L_OE 左移门1 1 1没有输出COP2000中的ALU由一片CPLD实现.

10、有8种运算, 通过S2,S1,S0来选择。运算数据由寄存器A及寄存器W给出, 运算结果输出到直通门D。S2 S1 S0功能0 0 0A+W 加0 0 1A-W 减0 1 0A|W 或0 1 1A&W 与1 0 0A+W+C 带进位加1 0 1A-W-C 带进位减1 1 0A A取反1 1 1A 输出A2. 计算机中实现乘法和除法的原理（1）无符号乘法实例演示（4位乘法具体例子演算的算式）：乘数与被乘数假设为1100（12）与1000（8），结果应该为96（十进制）。 运算图示为： 1 1 0 0 被乘数 × 1 0 0 0 乘数 0 0 0 0 初始部分积 0 0 0 0 乘

11、数最低位为0，部分积加0，被乘 数左移一位，乘数右移一位。 0 0 0 0 0 0 0 0 情况同上 0 0 0 0 0 0 0 0 0 情况同上 0 0 0 0 0 0 1 1 0 0 乘数最低位为1，部分积加被乘数，被乘数左移一位，乘数右移一位 （0） 1 1 0 0 0 0 0 计算完毕，运算结果为01100000（96）算法流程图：开始 初始化乘数，被乘数，部分积(0)被乘数是否为0?乘数是否为0?YYNYN 乘数最低位是否为1？部分积加上被乘数，被乘数左移1位，乘数右移1位结果（部分积）输出结束 硬件原理框图：寄存器R0(存放部分积)DRL寄存器R1(存放被乘数)ALU寄存器R2(存

12、放乘数)WA相关说明： 将R1打入A中，R0存放的为部分积，部分积初值为0，若乘数最低位为1，之后被乘数与部分积通过ALU加和，结果存于R0中。 由于上一步，R1(即被乘数)已在A中，所以直接通过对X2X1X0的控制可实现A的逻辑左移1位。 之后将R2（乘数）打入A中，通过对X2X1X0的控制可实现A的逻辑右移1位 。 期间有判断乘数、被乘数是否为0的操作。（2）无符号除法实例演示（8位被除数，4位除数，具体例子演算的算式）：（86除以10）：商 0 初始商1 0 1 0 0 1 0 1 0 1 1 0 除数与被除数 1 0 1 0 0 0 0 0 由除数初始化假除数，此处将除数左移4 位即可

13、，其他情况需要另外考虑移位数 0 1 0 1 0 1 1 0 判断被除数与假除数的关系，小于假除数（0） 0 1 0 1 0 0 0 0 假除数右移一位，商左移一位 0 0 0 0 0 1 1 0 被除数大于假除数，相减产生新的被除数（01） 0 0 1 0 1 0 0 0 假除数右移一位，商左移一位并加一 0 0 0 0 0 1 1 0 被除数小于假除数（010） 0 0 0 1 0 1 0 0 假除数右移一位，商左移一位 0 0 0 0 0 1 1 0 被除数小于假除数（0100） 0 0 0 0 1 0 1 0 假除数右移一位，商左移一位 0 0 0 0 0 1 1 0 被除数小于假除数

14、（01000） 0 0 0 0 0 1 0 1 假除数右移一位，商左移一位 此时假除数小于除数，算法结束此时商为01000余数为00000110。算法流程图：开始NN初始化被除数(R0)，除数(R1)，假除数(R2)，商(R3)除数是否为0?被除数是否大于假除数？假除数是否小于除数?商设为FFH，余数设为FFH(出错)NYY被除数是否为0?商为0，余数为0YN求取假除数结束 （此时被除数即为余数） Y商左移1位之后加1，被除数减去假除数得到新的被除数，假除数右移一位商左移1位，假除数右移一位硬件原理框图：比较大小，得出商寄存器R0(存放被除数)DRL比较大小，假除数小时退出右移寄存器R1(存放

15、除数)ALU寄存器R3(存放商)寄存器R2(存放假除数)WA左移 退出时，余数存于R0中，商存于R3中3对应于以上算法如何分配使用COP2000实验仪中的硬件（初步分配，设计完成后再将准确的使用情况填写在此处）符号乘法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：表 无符号乘法的硬件分配情况硬件名称实现算法功能描述寄存器R0计算时用来存放部分积和最后的积寄存器R1 初始化时，用来存放被乘数； 在程序执行的过程中，用来存放向左移位后的被乘数。寄存器R2 初始化时，用来存放乘数； 在程序执行的过程中，用来存放向右移位后的乘数。累加器A执行ADD R?,A（加法）、SHL R?（左移一

16、位）、SHR R?（右移一位）等命令时所必须使用的寄存器。寄存器W执行ADD R?,A（加法）、TEST R?,#II（测试与）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果（未经移位）是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC 控制程序按顺序正常执行； 当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。 当要从EM中读取数据时，由PC提供地址。存储器EM存储指令和数据。微程序计数器PC向微程序

17、存储器M提供相应微指令的地址。微程序存储器M存储相应指令的微指令，微程序。输出寄存器OUT可以将运算结果输出到输出寄存器OUT（本实验未用）。堆栈ST可以用来暂存操作数或者对寄存器值进行保护（本实验未用）表 无符号除法的硬件分配情况硬件名称实现算法功能描述寄存器R0存放被除数，最后余数所在地寄存器R1初始化时，用来存放除数；寄存器R2 初始化时，用来存放除数； 存放移位后的假除数； 在程序执行的过程中，用来存放向右移位后的假除数。寄存器R3用来存放商；累加器A执行SUB R?,A（减法）、SHL R?（左移一位）、SHR R?（右移一位）等命令时所必须使用的寄存器。寄存器W执行SUB R?,A

18、（加法）、TEST R?,#II（测试与）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果（未经移位）是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC 控制程序按顺序正常执行； 当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。 当要从EM中读取数据时，由PC提供地址。存储器EM存储指令和数据。微程序计数器PC向微程序存储器M提供相应微指令的地址。微程序存储器M存储相应指令的微指令，微程序。输出寄存器O

19、UT可以将运算结果输出到输出寄存器OUT（本实验未用）。堆栈ST用来暂存操作数或者对寄存器值进行保护（本实验未用）4在COP2000集成开发环境下设计全新的指令/微指令系统设计结果如表所示（可按需要增删表项）（1） 新的指令集（如果针对乘除法设计了两个不同指令集要分别列表）乘、除法共用一个指令集：助记符机器码1机器码2指令说明_FATCH_000000xx 00-03实验机占用，不可修改MOV R?,#II000001xx 04-07IIMOV A,R?000010xx 08-0BTEST R?,#II 000011xx 0C-0FIIADD R?,A000100xx 10-13ADD R?,

20、#II000101xx 14-17IIJMP MM000110xx 18-1BMMOK000111xx 1C-1FJC MM001000xx 20-23MMSHL R?001001xx 24-27SHR R?001010xx 28-2B001011xx 2C-2F未使用001100xx 30-33未使用JZ MM001101xx 34-37MMSUB R?,A001110xx 38-3BCMP R?,A001111xx 3C-3F未使用（2） 新的微指令集助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制mPCPC_FATCH_T000CBFFFF浮空指令寄存器IRPC输出A输出写入

21、+1MOV R?,#IIT104C7FBFF存储器值EM寄存器R?PC输出A输出+1+1T005CBFFFF浮空指令寄存器IRPC输出A输出写入+1MOV A,R?T008CBF7F7R?寄存器A, 指令寄存器IRPC输出A输出写入+1TEST R?,#IIT20CC7FFEF存储器值EM寄存器WPC输出A输出+1+1T10DFFF7F7R?寄存器A浮空A输出+1T00ECBFE9BALU直通指令寄存器IR，标志位C,ZPC输出与运算写入+1ADD R?,AT210FFF7EFR?寄存器W浮空A输出+1T111FFFA98ALU直通寄存器R？标志位C,Z浮空加运算+1T012CBFFFF浮空I

22、RPC输出A输出写入+1ADD R?,#IIT314C7FFEF存储器值EM寄存器WPC输出A输出+1+1T215FFF7F7R?寄存器A浮空A输出+1T116FFFA98ALU直通寄存器R？标志位C,Z浮空加运算+1T017CBFFFF浮空IRPC输出A输出写入+1JMP MMT118C6FFFF存储器值EM寄存器PCPC输出A输出+1写入T019CBFFFF浮空IRPC输出A输出写入+1OKT01CCBFFFF浮空IRPC输出A输出写入+1JC MMT120C6FFFF存储器值EM寄存器PCPC输出A输出+1写入T021CBFFFF浮空IRPC输出A输出写入+1SHL R?T224FFF7

23、F7R?寄存器A浮空A输出+1T125FFF8DFALU左移寄存器R？标志位C,Z浮空A输出左移+1T026CBFFFF浮空IRPC输出A输出写入+1SHR R?T228FFF7F7R?寄存器A浮空A输出+1T129FFF8BFALU右移寄存器R？标志位C,Z浮空A输出右移+1T02ACBFFFF浮空IRPC输出A输出写入+1JZ MMT134C6FFFFEM寄存器PCPC输出A输出+1写入T035CBFFFF浮空指令寄存器IRPC输出A输出写入+1SUB R?,AT338FFFF8FALU直通寄存器W浮空A输出+1T239FFF7F7R?寄存器A浮空A输出+1T13AFFFA99ALU直通寄

24、存器R？标志位C,Z浮空减运算+1T03BCBFFFF浮空指令寄存器IRPC输出A输出写入+1CMP R?,AT23CFFFF8FALU直通寄存器W浮空A输出+1T13DFFF7F7R?寄存器A浮空A输出+1T03ECBFE99ALU直通指令寄存器IR标志位C,ZPC输出减运算写入+15用设计完成的新指令集编写实现无符号二进制乘法、除法功能的汇编语言程序（1）乘法4位乘法的算法流程图与汇编语言程序清单：算法流程图：开始 初始化乘数，被乘数，部分积(0)被乘数是否为0?乘数是否为0?YYNYN 乘数最低位是否为1？部分积加上被乘数，被乘数左移1位，乘数右移1位结果（部分积）输出结束汇编语言程序清

25、单：MOVR0,#00H ;部分积初始化为0MOVR1,#0CH ;被乘数12(10)MOVR2,#08H ;乘数8TESTR1,#0FH ;被乘数是否为0 JZOVERLOOP: TESTR2,#0FH ;乘数是否为0 JZ OVER TESTR2,#01H ;乘数最低位是否为0 JZNEXT MOVA,R1 ；不为0时，部分积加上被乘数 ADDR0,A NEXT: SHL R1 ;被乘数左移1位 SHR R2 ;乘数右移1位 JMP LOOPOVER: JMP OVER（2）除法 4位除法的算法流程图与汇编语言程序清单：算法流程图：开始 NN初始化被除数(R0)，除数(R1)，假除数(R2

26、)，商(R3)除数是否为0?被除数是否大于假除数？假除数是否小于除数?商设为FFH，余数设为FFH(出错)NYY被除数是否为0?商为0，余数为0YN求取假除数结束 （此时被除数即为余数） Y商左移1位之后加1，被除数减去假除数得到新的被除数，假除数右移一位商左移1位，假除数右移一位汇编语言程序清单：MOV R0,#56H ;被除数MOVR1,#0AH;除数MOVR2,#0A0H;假除数MOVR3,#00H;商TESTR1,#0FHJZERROR;除数为0,出错TESTR0,#0FFHJZOVER;被除数为0;以下为得到假除数的过程TEST R2,#08H;判断除数第3位是否为1 JZ C2;第

27、3位为0，转去判断第2位 JMP L4;第3位为1，假除数应该由除数左移4位得到C2: TEST R2,#04H;判断除数第2位是否为1 JZ C1; 第2位为0，转去判断第1位 JMP L5;在第3位为0的前提下，第二位为1，左移5位C1: TEST R2,#02H; 判断除数第1位是否为1 JZ L7;若为0，此时只有第0位为1，则应该左移7位 JMP L6;若第1位为1，则应该左移6位L7: SHL R2L6: SHL R2L5: SHL R2L4: SHL R2 SHL R2 SHL R2 SHL R2 ;以下为计算过程CHU: MOVA , R1CMPR2, AJCOVER;假除数小

28、于除数MOVA,R2CMPR0,AJCNEXT;被除数小于假除数SHLR3ADDR3,#01H;商1MOVA,R2SUBR0,A;更新被除数SHRR2JMPCHUNEXT: SHLR3SHRR2JMPCHUERROR:MOVR3,#0FFHMOVR0,#0FFHOVER:JMP OVER6上述程序的运行情况（跟踪结果）按下表填写描述以上各程序运行情况的内容。按每个程序一张表进行。乘法程序运行的过程汇 编 指 令程序地址机器码指令说明微程序PC mPC运行时寄存器或存储器的值MOV RO,#0000010400把立即数00送入R0（即初始化部分积）C7FBFFCBFFFF01020405R0=0

29、0HMOV R1,#0CH0203050C把立即数0CH送入R1（即初始化被乘数）C7FBFFCBFFFF03040405R1=0CHMOV R2,#08H04050608把立即数08H送入R2（即初始化乘数）C7FBFFCBFFFF05060405R2=08HTEST R1,#0FH06070D0F将R1与立即数OFH相与,测试被乘数是否为0C7FFEFFFF7F7CBFE9B07080C0D0EW=0FHA=0CHJZ OVER08093418若被乘数为0，直接结束，输出结果C6FFFFCBFFFF090A3435LOOP:TEST R2,#0FH0A0B0E0F将R2与立即数OFH相与,

30、测试乘数是否为0C7FFEFFFF7F7CBFE9B0B0C0C0D0EW=0FHA=08HJZ OVER0C0D3418若乘数为0，结束，输出结果C6FFFFCBFFFF0D0E3435TEST R2,#01H0E0F0E01将R2与立即数O1H相与,测试乘数最低位是否为1C7FFEFFFF7F7CBFE9B0F100C0D0EW=01HA=08HJZ NEXT10113414若乘数最低位为0，跳转至NEXT标号处C6FFFFCBFFFF11143435NEXT: SHL R11425将R1里面的值逻辑左移1位FFF7F7FFF8DFCBFFFF15242526A=0CHR1=18HSHR

31、R2152A将R2里面的值逻辑右移1位FFF7F7FFF8BFCBFFFF1628292AA=08HR2=04HJMP LOOP1617180A无条件跳转到LOOP标号语句处C6FFFFCBFFFF170A1819LOOP: TEST R2,#0FH循环开始处此处不再重复填写循环，直接到跳出循环语句直到R2里面的值为0LOOP：TEST R2,#0FH0A0B0E0F测试与，测试R2，即乘数是否为0C7FFEFFFF7F7CBFE9B0B0C0C0D0EW=0FHA=00HJZ OVER0C0D3418为0时，跳转至OVER语句处C6FFFFCBFFFF0D183435OVER:JMP OVE

32、R18191818此处为了保证在实验箱上运行时，PC不动，所以特意设置了这个一个死循环，此时结果已经输出C6FFFFCBFFFF19181819OVER:JMP OVER18191818无限循环.程序结束除法程序运行的过程汇 编 指 令程序地址机器码指令说明微程序PC mPC运行时寄存器或存储器的值MOV R0,#056H00010456把立即数56H送入R0（即初始化被除数）C7FBFFCBFFFF01020405R0=56HMOV R1,#0AH0203050A把立即数0AH送入R1（即初始化除数）C7FBFFCBFFFF03040405R1=0AHMOV R2,#0AH0405060A把

33、立即数0AH送入R2（即初始化除数）C7FBFFCBFFFF05060405R2=0AHMOV R3,#00H06070700把立即数00H送入R3（即初始化商）C7FBFFCBFFFF07080405R3=00HTEST R1,#0FH08090D0F测试与，测试除数是否为0C7FFEFFFF7F7CBFE9B090A0C0D0EW=0FHA=0AHJZ ERROR0A0B343D若除数为0，跳转至ERRORC6FFFFCBFFFF0B0C3435TEST R0,#0FFH0C0D0CFF将被除数R0与0FFH测试与C7FFEFFFF7F7CBFE9B0D0E0C0D0EW=0FFHA=56

34、HJZ OVER0E0F3441若被除数为0，结束C6FFFFCBFFFF0F103435TEST R2,#08H10110E08将假除数与08H测试与，测试第3位是否为0C7FFEFFFF7F7CBFE9B11120C0D0EW=08HA=0AHJZ C212133416若假除数第3位为0，转去判断第2位是否为0C6FFFFCBFFFF13143435JMP L414151825无条件跳转到L4标号语句C6FFFFCBFFFF15251819L4:SHL R22526将假除数左移1位FFF7F7FFF8DFCBFFFF26242526A=0AHR2=14HSHL R22626将假除数左移1位

35、FFF7F7FFF8DFCBFFFF27242526A=14HR2=28HSHL R22726将假除数左移1位FFF7F7FFF8DFCBFFFF28242526A=28HR2=50HSHL R22826将假除数左移1位FFF7F7FFF8DFCBFFFF29242526A=50HR2=0A0HCHU:MOV A,R12909将R1里的值移入A寄存器中CBF7F72A08CMP R2,A2A3E将R2与A寄存器的值测试减FFFF8FFFF7F7CBFE992B3C3D3EA=0AHW=0AHA=0A0HJC OVER2B2C2041假如溢出，则跳转至OVER语句C6FFFFCBFFFF2C2D

36、2021MOV A,R22D0A将R2里的值移入A寄存器中CBF7F72E08CMP R0,A2E3C将R0与A寄存器的值测试减FFFF8FFFF7F7CBFE992F3C3D3EA=0A0HW=0A0HA=56HJC NEXT2F302039假如溢出，则跳转至NEXT语句（商0的情况）C6FFFFCBFFFF30392021NEXT:SHL R33927将R3里面的值(商)逻辑左移1位FFF7F7FFF8DFCBFFFF3A242526A=00HR3=00HSHR R23A2A将R2里面的值(假除数)逻辑右移1位FFF7F7FFF8BFCBFFFF3B28292AA=0A0HR2=50HJM

37、P CHU3B3C1829无条件跳转至CHU标号语句C6FFFFCBFFFF3C291819CHU:MOV A,R12909将R1的值送入A寄存器中CBF7F72A08CMP R2,A2A3E将R2与A寄存器的值测试减FFFF8FFFF7F7CBFE992B3C3D3EA=0AHW=0AHA=50HJC OVER2B2C2041（若假除数小于除数）若溢出，则跳转至OVER语句C6FFFFCBFFFF2C2D2021MOV A,R22D0A将R2的值送入A寄存器中CBF7F72E08CMP R0,A2E3C将R0与A寄存器的值测试减(即将被除数与假除数比较大小)FFFF8FFFF7F7CBFE992F3C3D3EA=50HW=50HA=56HJC NEXT2F302039若溢出，跳转至NEXT语句C6FFFFCBFFFF30312021SHL R33127将R3（商）逻辑左移1位FFF7F7FFF8DFCBFFFF32242526A=00HR3=00HADD R3,#01H32331701将R3里面的值加1（此时商1）C7FFEFFFF7F7FFFA98CBFFFF3334141516