3组合逻辑电路习题解答

1、自我检测题1. 组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关，与以前的输入 信号无关。2. 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现 象称为竞争冒险。3. 8线一3线优先编码器74LS148的优先编码顺序是7；、7；、斤，输出为 可斤石。输入输出均为低电平有效。当输入7?匸匸兀为lioioioi时，输出可亓石为 010 c4. 3线一8线译码器74HC138处于译码状态时，当输入/MJo-001时，输出石可= 11111101 05. 实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。6. 根据需要选择一路信号送到公共数据线上的电

2、路叫数据选择器。7. 一位数值比较器，输入信号为两个要比较的一位二进制数，用水表示，输出信 号为比较结果：、Kaq和人心9则儿心血的逻辑表达式为A3 °8. 能完成两个一位二进制数相加.并考虑到低位进位的器件称为 全加器。9. 多位加法器采用超前进位的目的是简化电路结构X o (V, X )10. 组合逻辑电路中的冒险是由于引起的。A.电路未达到最简B.电路有多个输出C.电路中的时延_ D.逻辑门类型不同11用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A.在输出级加正取样脉冲C.在输出级加负取样脉冲B.在输入级加正取样脉冲D.在输入级加负取样脉冲12

3、当二输入与非门输入为变化时，输出可能有竞争冒险。A. 01-10B. 00-10C. 10-11D. 11-0113. 译码器74HC138的使能端E,瓦瓦取值为时，处于允许译码状态。A. OilB. 100C. 101 D. 01014. 数据分配器和有着相同的基本电路结构形式。A.加法器B.编码器C.数据选择器D.译码器15. 在二进制译码器中，若输入有4位代码，则输出有个信号。A. 2B. 4C. 8D 1616. 比较两位二进制数A=Ai/L和B二B肢,当A>B时输出用1,则F表达式是A F =州 BB F =州 4）+ 3 +C 尸=A】+ A Aq B（） D F = A B

4、 + A（ + B（）17.集成4位数值比较器74LS85级联输入 2、八叭厶油分别接001,当输入二个相 等的4位数据时，输出応°、阳、人注分别为。A. 010B. 001C. 100D 01118实现两个四位二进制数相乘的组合电路，应有个输出函数。A. 8B 9C 10D. 1119设计一个四位二进制码的奇偶位发生器（假定釆用偶检验码），需要个异或门。A. 2B. 3C 4D. 520.在图T3.20中，能实现函数FABBC的电路为+5V(a)J"0TAy AiYo Yi 丫2Yjy4 y5 y6y71A2&>r>74LS138B A （c）(b)A

5、.电路(a)图 T3. 20B.电路(b) C.电路(c)D.都不是1.分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值 表，并说明电路的逻辑功能。&co图 P3. 1解:C8A 涉 BC+ACS = ABC+(A + B + CCO = ABC+(A + 3 + C)AB + 3C + AC= ABC(ABC)ABBCAC= ABCAABACBABACCABBCAC= abcabbccbacacc'abba=ABCABCABCABC真值表ABc5coAlic5co0000010010001101010101010110010110111111电路功能

6、：一位全加器，儿为两个加数，C为来自低位的进位，S是相加的和，CO 是进位。2.已知逻辑电路如图P3.2所示，试分析其逻辑功能。图 P3.2解：(1)逻辑表达式P =ABC9 p2 =4=旃=兀硕，P4 CPCABCF =BABC AABC CABC = BABC + A ABC + CABC=A3C(A + 8 + C)=(瓜 + 万+ )(& + +C)= ABC ABC + ABC + ABC + ABC + ABCABCFABCF0 0 001 0 010 0 111 0 110 1 011 1 010 1 111 1 10（2）真值表（3）功能从真值表看出，/0&00

7、0或ABUA 1时，F二0,而儿B、C取值不完全相同时，代1。 故这种电路称为'不一致”电路。3. 试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1 时输出为1,否则输出为0,解：（1）真值表ABCFABCF0 0 001 0 010 0 111 0 100 1 011 1 000 1 101 1 11(2) F = ABCABCABCABC = ABC ABC ABC ABC (无法用卡诺图化简)（3）逻辑图-4-fic -4 «-c 4-fi-c 4?4. 4位无符号二进制数A （血），请设计一个组合逻辑电路实现：当0W/1V8或12WEV15时，尸

8、输出1,否则，F输出0。解：（1）真值表："I I I F As I 几 F10 0 00001110010001011010000111101100100111001010111101101101111010111111110（3）电路图F =+ A2 A, + A?人（）AsA,A?Ao（4）如果要求用与非门实现，则:F = A3 + 人2 內 + 人2 A）=人3 + 人2 內 A。= Ay + Ay A| A（）= A3 A2 A皿 逻辑图：Air&"5. 约翰和简妮夫妇有两个孩子乔和，全家外出吃饭一般要么去汉堡店，要么去炸 鸡店。每次出去吃饭前，全家要表决

9、以决定去哪家餐厅。表决的规则是如果约翰和简妮 都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电 路实现上述表决电路。解：（1）逻辑定义：A. B、C、分别代表约翰、简妮、乔和。表示去炸鸡店， 疋0表示去汉堡店。（2）真值表 A B C | F |彳 B C 尸00000100000001010010001001010000110101110100011001010101101101100111010111111111（3）用卡诺图化简（4）逻辑图F CD人入 00011110000000A0a1I)00U0&AB+AC陕 BCD6. 试设计一个全减器组合逻辑

10、电路。全减器是可以计算三个数X J； BI的差，即 D-X-Y-CI.当XVY+BI时，借位输出置位。解：设被减数为X减数为E从低位来的借位为BI,则1位全减器的真值表如图（a） 所示，其中为全减差，勿为向高位发出的借位输出。（1）真值表XYBID BOXYBID BO0 0 00 0 10 1 00 1 10 01 11 10 11 0 01 0 11 1 01 1 11 00 00 01 1黑01S/()0 01 11 10=00 01 11 1000010(I】）10000u0由卡诺图得电路图7. 设计组合逻辑电路，将4位无符号二进制数转换成格雷码。 解：（1）列出4位二进制码一4位格雷

11、码的转换真值表，如表所示。输入输出输入输出B,民&GGGG&£g«.GGGG00000000100011000001000110011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000（2）根据真值表分别画出输出变量G, G、G、G的卡诺图，如图4. 1.2-12所示。化 简后，得G = Br ®9 Gq = 3 BqG? =® Z?2 9（3）由逻辑表达式得电路实现，如图所示。ByBiBoG

12、yGiGoGo&请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门, 在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：（1）某一门开关接通，灯即亮，开关断，灯暗；（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；（3）当三个门开关都接通时，灯亮。解：设东门开关为儿南门开关为，西门开关为G开关闭合为1,开关断开为0。 灯为Z,等暗为0,灯亮为1。根据题意列真值表如下：ABCZABCz0 0 001 0 010 0 111 0 100 1 011 1 000 1 101 1 11（2）画出卡诺图如图所示。0 00900()0 01 1

13、1 1()（3）根据卡诺图，可得到该逻辑电路的函数表达式：Z = ABC + ABC+ABC+ABC = A®B®C（3）根据逻辑函数表达式，可画出逻辑电路图如图所示。9. 设计一个能被2或3整除的逻辑电路，其中被除数乩B、C、是8421 BCD编码。 规定能整除时，输出£为高电平，否则，输出£为低电平。要求用最少的与非门实现。（设 0能被任何数整除）解：（1）真值表ABCDLAliCDL0 0 0 0110 0 010 0 0 1010 0 110 0 10110 10X001111011X010011100X010101101X011011110X0

14、11101111XL = ABC + D = ABC= ABCD（3）逻辑图10. 如图P3. 10所示为一工业用水容器示意图，图中虚线表示水位，J, B、C电极被 水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：水面在M、B 间，为正常状态，亮绿灯G水面在、C间或在力以上为异常状态，点亮黄灯F；面在Q 以下为危险状态，点亮红灯爪要求写出设计过程。解：（1）真值表ABCG¥RABCGYR0 0 00 0 11 0 0XXX0 0 10 1 01 0 1XXX0 1 0XXX1 1 0XXX0 1 11 0 01 1 10 1 0（2）卡诺图化简00qPXX0X&a

15、mp;弋00 01 11 1000X(X101 11 10YBCA=BC AG = AB = AB-&&-&0_r-&-&100&(3)逻辑图11. 试用卡诺图法判断逻辑函数式卩(儿 B, C, )=£刃(0, 1, 4, 5, 12, 13, 14, 15)是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电 路。解：卡诺图如图(a)所示。最简逻辑函数式为：Y=AC+AB此函数存在逻辑险象。只要如图所示增加冗余项即可，逻辑式变为:Y = ACABBC = ACABBC用与非门构成的相应电路如图(b)所示。1)00

16、/J00c01丿100000k CDAZ? 00011110(a)12.已知丫(£乩匚)=，加(03,7.8910111213) +，"(1214),求卩的无竞争昌险的最简与-或式。解：卡诺图如图所示:上式中艮駅为冗余项，以消除竞争冒险。13.某一组合电路如图P3. 13所示，输入变量（儿B, 0）的取值不可能发生（0, 1,0）的输入组合。分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。解：解法1:从逻辑图得到以下表达式:F=ABC+BCD+AC根据表达式得到卡诺图:但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。可以通过相切点 位置増加一个乘积项

17、，得F = 7斤 + 万+ AC + NW万+ A3万进一步分析，当应"000时，F = +B ,由于输入变量（儿B、D）的取值不可能发生（0, 1, 0）的输入组合，因此，当J OOO时，必然为0,不会产生竞争冒险。因此, 万这一项不需要增加，只需要增加abdq电路图为：解法二：如果逻辑表达式在某种取值下，出现F=7+A、F =五十B、 F = C+C .F = 0 + D,就有可能出现竞争冒险。根据逻辑表达式F = ABCBCDAC 9 F = A+A和尸=万+ »不会出现。当朋UZH）,出现F = B+B，但由于输入变量（A B、D）的取值不可能发生（0, 1, 0）

18、的输入组合，因此，当力少000时，必然为0,因此也不会产生竞争冒险。只有当从0,出现F = W+C,存在竞争冒险问题，加冗余项ABD可消除竞争 冒险。14.电路如图P3. 14所示，图中均为2线一4线译码器。（1）欲分别使译码器处于工作状态，对应的C. 应输入何种状态（填表P3. 12-1）；（2）试分析当译码器工作时，请对应/!、的状态写岀乔乔的状态（填表P3. 12-2）；（3）说明图P3. 14的逻辑功能。表 P3. 14-1表 P3. 14-2DA B图 P3. 14解:逻辑功能：由74LS139构成的4线一16线译码器15.图P3. 15所示电路是由3线-8线译码器74HC138及门

19、电路构成的地址译码电路。 试列出此译码电路每个输出对应的地址，要求输入地址用十六进制表示。图 P3. 15A*A人5A?解：由图可见，74HC138的功能扩展输入端必须满足$=1、瓦=瓦=0才能正常译码,因此 £i=J：i=l； Ei = A4A5 即 Ai=l9 X$=l; E3 = A6 + A7 = 0即 Jb=0» 力；=0。所以,该地址译码器的译码地址围为/M%MM2/Mo=00111/MJa=0011100000111111,用十六 进制表示即为38H3FH。输入.输出真值表如表1所示。表1地址译码器的真值表地址输入译码输出/h/lb/ls/f l/L/fc/f

20、t Jor<jYiY1YiY4YsYeYi38H011111113911101111113AH110111113BII111011113CU111101113DU111110113EII111111013FU1111111016. 写出图P3.16所示电路的逻辑函数，并化简为最简与-或表达式。74HC138L012 34567 YYYYYYYY0 12 AAA图 P3. 16解：由图(a)写出逻辑函数并化简，得L = YoYiY4Y6=Y()+Y2+Y4+Y6=ABC+ABC+ABC+ABC=C17. 试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量

21、川加?中有偶数个1时输出为1,否则为0。(M财为0000时视作偶数个1)。解：F = ABCDABCDABCDABCDABCDABCDABCDABCD = ABCDABCDABCDABCDABCDABCDABCDABCD=(ABCABCABCABC)D(ABCABCABCABC) D = 丽 W+屈C+亦C + A必亦丽© +屜C+A&C+aBD=(ABCABCABCABC)®D=(ABC ABC ABC ABC)®D 连接图74LS138A<iYqA,Y|A>Y2YjYj EiY5e2y6EmY718. 用一个8线-3线优先编码器74HC14

22、8和一个3线-8线译码器74HC138实现3位格 雷码一3位二进制的转换。解：根据下表可得到连线图：GGGY7及B,000石000001001011010010叫011110加677100111石101101110100111BoB】b219. 根据图P3. 19所示4选1数据选择器，写出输出Z的最简与-或表达式。解：Z = ABABCABABC = BACAC20. 由4选1数据选择器和门电路构成的组合逻辑电路如图P3. 20所示，试写出输出 £的最简逻辑函数表达式。解：EABCDABCDABCDABCD = ACCD图P31921.由4选1数据选择器构成的组合逻辑电路如图P3.2

23、1所示，请画出在图P3.21所 示输入信号作用下，£的输出波形。LBA(>YAEVA| 74LS153 <l/2)b _LTI ILE Do D, D2 D5C! iIlli!lii亠亠:I1C C图 P3.21解：4选1数据选择器的逻辑表达式为：Y = i4| AqDq + A AD-)+ AAD-将儿二儿AfB,亦1, 2二G D. =C,加C代入得Y = ABABCABCABC = ABCABCABCABC + ABC根据表达式可画出波形图:22.已知用8选1数据选择器74LS151构成的逻辑电路如图P3. 22所示，请写出输出 £的逻辑函数表达式，并将它

24、化成最简与-或表达式。rA丫丫A】74LS151E D° D D2 D3 D4 D5 D6 D?nuBA图 P3. 22 解：（1）写出逻辑函数表达式： LABCABCABCABCABC（2）用卡诺图化简L f 00 01 II 1。r011fTT1001L = C + AB23.用一个8选1数据选择器74LS151和非门实现：y = E+(A + B + C)(A + C + BF)(B + C + A D)(A + C + BF)=E(mx + m4 + m4 F + m6 F + m7 + D + m7 D + m2 + F + m2 F)=E(m°F + 加2 +?

25、3。+ 14 + 加6尸 +加7)Y. I iCB A74LS15IA A、E < E D(i D| D? D3 D4 D5 D7FD Of24.图P3. 24所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入 M A； P、0之间的逻辑函数式。图 P3. 24解；Z = (NMQNMQ)PMQNMQ) P=NMQ P + NMQP + N MQP + NMQP= NQP + NQP25週ft选1_%弯选择瞥更函数上 允许使用反相器。LEABCDE + ABCDE + ABCDE + ABDEFBCE解：L=E + ABC DE + ABCDE + ABC DE + ABDE

26、F + BCE “E + bE + Ee (ACDACDACDADF)BEC= BEBE (ADCADCADCADFBE + BEC电路图26. 个组合逻辑电路有两个控制信号G和要求:(1) GG二00 时，F = A®B(2) GG二01 时，F = AB(3) <261=10 时，F = A + (4) £G=11 时，F = AB试设计符合上述要求的逻辑电路(黑件不限) 解：方法一：真值表一卡诺图化简一逻辑图 真值表aGABFa gABF000001000100011100100010110100001101011001001110000101111010011

27、01111000111011111卡诺图化简Gc 0001111000(10u00©0000F = C2CxAC2 ABC2ABC2Cx ABC2CiAB逻辑图方法二：利用数据选择器和少量门电路实现27.试用4选1数据选择器74LS153 (1/2)和最少量的与非门实现逻辑函数解：F = AC + CD + BCD = AC(D + D) + CD + BCD= ACD + ACD + C万 + 万W万=而万 + ACD + CD + CD 0令儿二G 礼二D, D()= AB , £) = A , 0二 1,加0连线图：Y74LS153(%)Do Di D： Dj28.

28、P 5RPJ和Q IQQ3为两个三位无符号二进制数，试用一个74LS138和一个 74LS151和尽可能少的门电路设计如下组合电路：当斥0时输出呂1,否则疋0。解：29.试用8选1数掲选择器74LS151实现逻辑函数L二检AC。 解：L = ABAC = ABC + ABC + ABC + ABC = /n7 +?6 +YrI、Y YAi74LS151A：E D(> D| D2 Dx D4 D5 D6 Di0一L30.用8选1数据选择74LS151设计一个组合电路。该电路有3个输入久B、C和 一个工作模式控制变量当.20时，电路实现“意见一致”功能（儿B, C状态一致时 输出为1,否则输

29、出为0）,而庐1时，电路实现''多数表决"功能，即输出与儿B, C中 多数的状态一致。解：M ABCF0 0 0 010 0 0 100 0 1000 0 1100 10 000 10 100 11000 1111.1/ AB CF10 0 0010 0 1010 10010 111110 00110 111110111111F = M ABCMABCMABCMABCMABCMABC= MABCABCMABCMABCMABC电路图CBAo丫Al74LS151hiE Du Di D: D3 Dj Ds Dg D?“0”.W131.已知8选1数据选择器74LS151芯片的

30、选择输入端怡的引脚折断，无法输入信号， 但芯片部功能完好。试问如何利用它来实现函数凤儿,0 = 1刃(1,2,47)。要求写出实现 过程，画出逻辑图。解：对于LSTTL集成芯片，某个输入引脚折断后该脚悬空，相当于输入高电平1 o74LS15L 的高位地址端折断后，辙出不再响应几，2, 0输入，8选1数据选择器只相当于一 个4选1,此时地址输入为力血，数据输入为A,几，叽 输出F等于Y = A2Ai AoD4 +A2AiA()D5 + A2A| AoD6 + A2A1AqD7=A i Ao£)4 + A i A()D<, + /4| AoD + 4)j4(j D-) 与函数F相比

31、较F(A,B,C) = 2>(1,2,4,7)=ABC + ABC ABC ABC不难看出，只要令/矽为地址，则D = C、I>=C , IX= C , D=C。逻辑图如图所示。IFY74LS151Az<A>B> =“0% »/（A< B="U/（A-B> =/tiO图A4.2.2-5题4.2.2-11的电路实現32.用三片四位数值比较器74LS85实现两个12位二进制数比较。解：74LS85 （片074LS85 （片1）74LS85 （片2W>VW=V1¥<VZ33用一片4位数值比较器74HC85和适量的门电

32、路实现两个5位数值的比较。 解：高4位加到比较器数值输入端，最低位产生级联输入。%比Igo1x0Am00001010101010011001Wz.rV<>-陷昭叫 MV1V2V3V4012 3,12 3 ( AAAABBBB IY (A>B)Y <A=BJY(A<B)A>B)A=B)I(A<B)w>vw=vw<v34.用两个四位加法器74283和适量门电路设计三个4位二进制数相加电路。解：三个4位二进制数相加，其和应为6位。基本电路如图所示。两个加法器产生的进 位通过一定的逻辑生成和的高两位。S斗=CO ® CO9 S5 = CO CO2cacag£000001011001111035. A. 为4位无符号二进制数（狞0）,用一个74LS283.非门和一个其它类型门电 路实现：当A= （-1）模16时，输出上1,否则为0。解：J （沪1）模16即为B-:.朋沪1时上1,否则匸0,即