大规模专周报告

1、a部工蓄學ftchengdu technological university、os e)0 eia班级:学号:姓名:一、课题题目：秒表的设计二、课题目的：1、熟练利用veriloghdl语言进行数字系统设计。2、掌握数字系统的设计方法_ _自顶向下的设计思想。3、掌握计数器的设计与使用。4、根据秒表的功能要求设计一个秒表。二、课题所需器材装有max+plusii软件的电脑一台、fpga数字教学实验系统 一台、下载电缆一根。 蠱课题要求:1、有秒表、分计数，数码扫描显示输出。2、有清零端和计数使能端。3、在功能允许的情况下，可自由发挥。4、下载，检查结果是否正确。四、课题原理:1、功能描述：秒

2、表是一种计时的工具，有着广泛的用途。本实验中的 秒表要求有两个功能按钮：一个是计数和停止计数按 钮，当第一次按下此按钮时，秒表开始计数，再一次按 下时，秒表停止计数，并显示所计的数字；另一个是清 零按钮，当按下此按钮时，秒表清零。在数码管上采用 扫描显示输出。2、基本原理：本实验中用到的主要元件有计数器、控制逻辑、数据 选择器和译码器等。秒、分都是60进制计数，所以采 用两个60进制的计数器（或者6进制计数器和10进制 计数器结合）；控制逻辑主要是用来实现计数和清零。 基本框图如下：控制器clrclkse»生#l clk6qoj6城钊计数器多路选择器译码sif码蝻出*r?注意：计数器

3、必须有进位输出、计数使能端和清零端。3、自顶向下的设计方法：自顶向下的设计方法是数字系统设计中最常用的设计 方法，也是基于芯片的系统设计的方法。它的基本设计 原理框图如下：系统逻班块111自顶向下的设计方法利用功能分割手段将设计有上到 下进行层次化和模块化，即分层次、分模块进行设计和 仿真。功能分割时，将系统功能分解为功能块，功能块 再分解为逻辑块，逻辑块再分解为更少的逻辑块和电 路。如此分割，逐步的将系统进行细化，将功能逐步具 体化和模块化。高层次设计进行功能和接口描述，说明 模块的功能和接口，模块功能的更详细描述在下一层设 计层次说明，最底层的设计才涉及具体寄存器和逻辑门 电路等实现方式的

4、描述。（注意：这里所说的模块可能 是芯片或者电路板）五、课题实现步骤:1、采用自顶向下的设计方法，首先将系统分块。2、设计元件，即逻辑块。3、一级一级向上进行元件例化，设计顶层文件。4、把各个模块连接起来，进行综合编译仿真、5、下载到实验箱，以验证程序。六、课题心得：在这一个星期的大规模电路专周实训中，我对数字 系统设计和vehloghdl知识有了很深刻的了解，我学会 了在实际当中的数字系统设计的一些方法和技巧，学会 了数字系统设计和veriloghdi的一些基本原理，以及系 统的设计步骤和设计流程。通过实训，我发现以前掌握 的知识还不是很牢固。用于实践的时候还需要重新复习 以前的知识，尽管如此，但进过最终努力，还是收获到 了预期的效果，从中也学到了好多知识，也锻炼了自己 的思维能力。在以后的学习生活中，也需更家努力学习 和掌握更多的知识，以便在实际应用中能快速的运用自 己的所学。此次实训大大提高了我的思维能力，强化了我所学 的知识，以及解决实际问题的能力，提高了我的数