片机外部存储器扩展课件

1、程序存储器ROM的扩展数据存储器RAM的扩展51单片机存储器扩展与编址技术第第章章外外部部存存储储器器扩扩展展 本章内容本章内容Single Chip Microcomputer系统扩展概述系统总线系统总线地址总线地址总线数据总线数据总线控制总线控制总线由由P2P2口提供高口提供高8 8位地址线位地址线, , 此口具有此口具有输出锁存的功能输出锁存的功能, , 能保留地址信息。能保留地址信息。 由由P0P0口提供低口提供低8 8位地址线。位地址线。由由P0P0口提供。口提供。 此口是双向、此口是双向、 输入输入三态控制的三态控制的8 8位通道口。位通道口。ALE :ALE :地址锁存信号地址锁

2、存信号, , 用以实现对低用以实现对低8 8位位 地址的锁存。地址的锁存。 : :片外程序存储器取指信号。片外程序存储器取指信号。 : :片外数据存储器读信号。片外数据存储器读信号。 : :片外数据存储器写信号。片外数据存储器写信号。RDWRPSEN5.1系统扩展概述系统扩展概述单片机的单片机的3 3总线结构形式总线结构形式 51单片机P0口是数据线和低8位地址线复用口，为了将它们分离出来，需要外加地址锁存器，从而构成与一般CPU相类似的片外三总线，见下图。9.2 存储器扩展编址技术存储器扩展编址技术存储器扩展的核心问题是存储器扩展的核心问题是存储器的编址问题存储器的编址问题。所谓编址就是给存

3、储单元分配地址。也就是将地址线进行适当所谓编址就是给存储单元分配地址。也就是将地址线进行适当连接，使得存储器中每一个存储单元唯一的对应一个地址。连接，使得存储器中每一个存储单元唯一的对应一个地址。编址技术有两种方法编址技术有两种方法: : 线选法和译码法。线选法和译码法。 1. 1. 线选法线选法 所谓线选法，所谓线选法，用低位地址线直接连至各芯片的地址线，用余下的高位地址线分别接至芯片的片选端，以区分各芯片的地址范围。优点：优点：电路简单，不需要地址译码器硬件，体积小，成本低。电路简单，不需要地址译码器硬件，体积小，成本低。缺点缺点：可寻址的芯片数目受到限制，地址空间不连续。可寻址的芯片数目

4、受到限制，地址空间不连续。例例1:1:在在80518051单片机上扩展单片机上扩展2 2K RAMK RAM.D7 Q7 373D0 G Q0A10A8A7A0 6116D7D0RDWR CEP2.2P2.0P0.7 8051 P0.0ALERDWRP2.7v例例2: 2: 扩展三片2K存储芯片，试用线选法给出接线图和地址。v 分析：显然要11根地址线和3根片选线，分配如下v低位地址线：P0.7P0.0-A7A0，P2.2P2.0-A10A8，v合成11根地址线；v高位地址线：P2.5、P2.4、P2.3-A13、A12、A11，作3片的片选，v余下：P2.7、P2.6不用，取00扩展接线结构

5、图v编址：编址：P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 P0.7P0.0 1号片号片 00 1 1 0 0 0 0 00Hv 00 1 1 0 1 1 1 FFHv2号片号片 00 1 0 1 0 0 0 00Hv 00 1 0 1 1 1 1 FFHv3号片号片 00 0 1 1 0 0 0 00Hv 0 0 0 1 1 1 1 1 FFHv 显然，三片的地址范围是：显然，三片的地址范围是：v1号片号片 3000H37FFHv2号片号片 2800H2FFFHv3号片号片 1800H1FFFHv线选法线选法 优点：优点：电路简单，不需要地址译码器硬件，体

6、积小，成本低。电路简单，不需要地址译码器硬件，体积小，成本低。缺点缺点：可寻址的芯片数目受到限制，地址空间不连续。可寻址的芯片数目受到限制，地址空间不连续。2. 2. 译码法译码法 所谓译码法就是所谓译码法就是将低位地址线直接连至各芯片的地址线,将高位地址线经地址译码器译码后作为各芯片的片选信号。 译码法分为完全译码和部分译码两种。译码法分为完全译码和部分译码两种。常用的译码器芯片：常用的译码器芯片：74LS13874LS138（3-83-8译码器）译码器）74LS13974LS139（双（双2-42-4译码器）译码器）74LS15474LS154（4-164-16译码器）。完全可根据设计者译

7、码器）。完全可根据设计者的要求，产生片选信号。的要求，产生片选信号。例如：在上例中若扩展三片2K存储芯片，采用译码法如何 实现？ 低位地址线：同前P0口A7A0，P2口A10A8，合成作为11根地址线选3/8译码器进行译码 高位地址线：P2口A13、A12、A11，作为译码器输入，利用3/8译码输出端Y0、 Y1、Y2三个信号作为 3片 芯片的片选，实际上可选8片，本例只需3片3-8 地址译码器：地址译码器：74LS138v扩展接线结构如图：P2.5P2.3P2.4v编址：P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 P0.7P0.0v1号片 00 0 0 0

8、 0 0 0 00Hv 00 0 0 0 1 1 1 FFHv2号片 00 0 0 1 0 0 0 00Hv 00 0 0 1 1 1 1 FFHv3号片 00 0 1 0 0 0 0 00Hv 0 0 0 1 0 1 1 1 FFHv 显然，三片的地址范围是：v1号片 0000H07FFHv2号片 0800H0FFFHv3号片 1000H17FFH地址译码关系图即一种用简单的符号来表示全部地址译码关地址译码关系图即一种用简单的符号来表示全部地址译码关系的示意图。系的示意图。 例如：例如： XXXXXXXXXXX0010.A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1

9、A0从地址译码关系图上可以看出以下几点：从地址译码关系图上可以看出以下几点： 属完全译码还是部分译码；属完全译码还是部分译码； 片内译码线和片外译码线各有多少根；片内译码线和片外译码线各有多少根； 所占用的全部地址范围为多少。所占用的全部地址范围为多少。 例如在上面的关系图中，有例如在上面的关系图中，有1 1个个“”(A15”(A15不接不接) )，表示，表示为部分译码，每个单元占用为部分译码，每个单元占用2 2个地址。片内译码线有个地址。片内译码线有1111根根(A10(A100)0)，片外译码线有，片外译码线有4 4根。其所占用的地址范围如下：根。其所占用的地址范围如下：9.2扩展存储器编

10、址技术扩展存储器编址技术 当当A15为为0时，所占用地址为时，所占用地址为00100000000000000010011111111111， 即即2000H27FFH。 当当A15为为1时，所占用地址为时，所占用地址为10100000000000001010011111111111, 即即A000HA7FFH。 共占用了两组地址，这两组地址在使用中同样有效。共占用了两组地址，这两组地址在使用中同样有效。9.2扩展存储器编址技术扩展存储器编址技术9.39.3程序存储器的扩展程序存储器的扩展1.1.程序存储器扩展用典型芯片程序存储器扩展用典型芯片2764CEA12A0: 13位地址线。位地址线。

11、D7D0: 8位数据线。位数据线。 :片选信号，低电平有效。片选信号，低电平有效。 :输出允许信号，当它为输出允许信号，当它为“0”0”时，输出缓冲器打开，时，输出缓冲器打开， 被寻址单元的内容被读出。被寻址单元的内容被读出。 OE图图2 2764引脚图引脚图 1）不用片外译码的单片程序存储器的扩展。不用片外译码的单片程序存储器的扩展。 例例1: 试用试用EPROM2764构成构成8031的最小系统。的最小系统。 解解: 由于由于8031无片内程序存储器，因此必须外接程无片内程序存储器，因此必须外接程序存储器以构成最小系统。其连接方法是将序存储器以构成最小系统。其连接方法是将2764按按3总总

12、线的要求连接，其连接的关键在于地址译码。由于一般线的要求连接，其连接的关键在于地址译码。由于一般所采用的芯片其字节数均超过所采用的芯片其字节数均超过256个单元，也就是说片个单元，也就是说片内地址线超过内地址线超过8条，故地址译码的核心问题是高条，故地址译码的核心问题是高8位地址位地址线的连接。线的连接。 2.2.程序存储器扩展举例程序存储器扩展举例9.39.3程序存储器的扩展程序存储器的扩展2764与与8031的连接图的连接图 2）采用线选法的多片程序存储器的扩展采用线选法的多片程序存储器的扩展 例例2: 在图在图4所示的连接图中，使用了两片所示的连接图中，使用了两片2764，一共一共构成了

13、构成了8 K2=16 K的有效地址。现采用线选法编址的有效地址。现采用线选法编址，以以P2.7(A15)直接作为片选信号，当直接作为片选信号，当P2.7= 0 时，时， 选中选中左边左边1片片2764，其地址范围为其地址范围为0000H1FFFH；当当P2.7=1 时，选中右边时，选中右边1片片 2764， 其地址范围为其地址范围为8000H9FFFH。这是部分译码，有。这是部分译码，有2根地址线未接，根地址线未接，1个单元要占用个单元要占用4个地址号。以上只是个地址号。以上只是4组地址中的组地址中的1组。组。 2.2.程序存储器扩展举例程序存储器扩展举例5.35.3程序存储器的扩展程序存储器

14、的扩展图图4 两片程序存储器扩展连接图两片程序存储器扩展连接图 3）采用地址译码器的多片程序存储器的扩展采用地址译码器的多片程序存储器的扩展 例例3: 要求用要求用2764芯片扩展芯片扩展 8031 的片外程序存储器空的片外程序存储器空间间, 分配的地址范围为分配的地址范围为 0000H3FFFH。 解：解： 本例采用完全译码的方法本例采用完全译码的方法, 即所有地址线全即所有地址线全部连接部连接, 每个单元只占用唯一的每个单元只占用唯一的1个地址。个地址。 确定片数确定片数: 字片数为字片数为 字片数字片数= (末地址末地址-首地址首地址)+1 芯片字数芯片字数 = (3FFFH-0000H

15、) +12000H = 4000H 2000H =2(片片) 2.2.程序存储器扩展举例程序存储器扩展举例5.35.3程序存储器的扩展程序存储器的扩展位片数为位片数为: 位片数位片数= 单元位数 芯片位数 = 88 总片数总片数=字片数字片数位片数位片数 =21=2(片) 分配地址范围分配地址范围: 第第1组组(1片片)所占用的地址范围为所占用的地址范围为: 0000000000000000 =0000H 0001111111111111 =1FFFH第第2组组(1片片)所占用的地址范围为所占用的地址范围为: 00100000000000002000H 00111111111111113FFF

16、H 3）采用地址译码器的多片程序存储器的扩展采用地址译码器的多片程序存储器的扩展2.2.程序存储器扩展举例程序存储器扩展举例5.35.3程序存储器的扩展程序存储器的扩展 画出地址译码关系图画出地址译码关系图: 第第1组组 P2.7P2.6P2.5P2.4 P2.0 P0.7 P0.0 (A15)(A14)(A13)(A12) (A8)(A7) (A0)XXXXXXXXXXXXX000XXXXXXXXXXXXX100第第2组组 3）采用地址译码器的多片程序存储器的扩展采用地址译码器的多片程序存储器的扩展2.2.程序存储器扩展举例程序存储器扩展举例5.35.3程序存储器的扩展程序存储器的扩展 设计

17、外译码电路设计外译码电路: 本例只介绍采用译码器芯片的设计方法本例只介绍采用译码器芯片的设计方法，现采用现采用3-8译译码器码器74LS138。片外译码只有。片外译码只有3根线根线(P2.7, P2.6, P2.5)，分别接至译码器的分别接至译码器的C、B、A输入端。控制端输入端。控制端G1， ， 不参与译码。不参与译码。2G A2G B 画出存储器扩展连接图画出存储器扩展连接图: 该连接图如图该连接图如图5所示。图中所示。图中3-8译码器译码器74LS138只用了只用了两个译码输出端，如果需要的话，还可利用其余两个译码输出端，如果需要的话，还可利用其余6个个译码输译码输出端。出端。 3）采用

18、地址译码器的多片程序存储器的扩展采用地址译码器的多片程序存储器的扩展2.2.程序存储器扩展举例程序存储器扩展举例5.35.3程序存储器的扩展程序存储器的扩展图图5 采用地址译码器扩展程序存储器的连接图采用地址译码器扩展程序存储器的连接图 1.1.数据存储器扩展用典型芯片数据存储器扩展用典型芯片62646264是是8 K8位的静态数据位的静态数据存储器芯片，采用存储器芯片，采用CMOS工工艺制造艺制造, , 为为28 引脚双列直插引脚双列直插式封装。式封装。9.4 数据存储器扩展数据存储器扩展 图图6为外扩为外扩1片片6264的连接图。采用线选法，将片选信的连接图。采用线选法，将片选信号号 与与P2.7相连，片选信号相连，片选信号CE2与与P2.6相连。其地址相连。其地址译码关系为：译码关系为：所占用的地址为：所占