【大学课件】8086CPU原理与PC体系结构

1、第十章第十章 8086cpu原理原理与与pc体系结构体系结构10.1 8086的的cpu2pc的发展（intel cpu）1978年8086/8088（1981，ibm-pc）1982年802861985年803861989年804861993年pentium1995年pentiumpropentiumiipentiumiii2000-2005年pentiumiv（32bit64bit）3一一. 8086cpu的结构的结构 8086cpu是是intel公司早期的公司早期的16位结构位结构的微的微处理器处理器 16位内部寄存器组、位内部寄存器组、16位数据总线、位数据总线、20位地址位地址总线总

2、线（1m存储单元的寻址能力）存储单元的寻址能力） 8086cpu的结构分为的结构分为两个功能部分两个功能部分：总线总线接口单元接口单元biu和执行单元和执行单元eu biu负责取指、读写操作数负责取指、读写操作数 eu负责指令的执行负责指令的执行biu和和eu分开的分开的意义意义：取指和执行重叠，提高取指和执行重叠，提高cpu的利用率的利用率。4eubiu8086的执行顺序的执行顺序8086指令的执行顺序(流水线技术流水线技术) biu和eu分开，取指和执行可以重迭，大大减少了等待取指所需的时间，提高cpu的利用率取指1取指2取指3取指4取操作数取指5取指6等待执行1执行2执行3执行4执行执行

3、5时间时间早期的微处理器的执行顺序早期的微处理器的执行顺序取指1执行1取指2执行2取指3取操作数3执行执行35流水线技术流水线技术 提高运行效率提高运行效率 可能出现流水线可能出现流水线阻塞阻塞（冲突）：程序转移（冲突）：程序转移 分支分支预测预测技术技术6 80868086的功能结构的功能结构eu控控制制器器alu暂暂 存存 器器标志寄存器标志寄存器8位队位队列总线列总线总总线线控控制制逻逻辑辑16位内部总线位内部总线地址加法器地址加法器20位地位地址总线址总线16位位数数据据总总线线执行部件执行部件eueu总线接口部件总线接口部件biubiu1 2 3 4 5 6指令队列指令队列 通用寄存

4、器通用寄存器ax ah albx bh blcx ch cldx dh dl sp bp di sicsdsssesip暂存器暂存器78086总线接口部件总线接口部件biu(bus interface unit)包括包括3. 生成生成20位位的物理地址；的物理地址；4. 将执行部件的操作结果送到指定的内存单元或将执行部件的操作结果送到指定的内存单元或i/o端口。端口。biubiu组成：组成： 4 4个段寄存器、个段寄存器、指令队列指令队列、指令指针寄存、指令指针寄存器器ipip和和地址加法器地址加法器88086的执行部件的执行部件eu 指令译码指令译码 由由eu控制系统将指令队列中的指令源代码

5、翻译成控制系统将指令队列中的指令源代码翻译成eu可可直接执行的指令代码。直接执行的指令代码。执行部件执行部件(eu)(eu)的功能就是负责指令的执行。将指令译码并利的功能就是负责指令的执行。将指令译码并利用内部的寄存器和用内部的寄存器和alualu对数据进行所需的处理。主要有：对数据进行所需的处理。主要有： 执行指令执行指令 由由eu控制系统向各个相关部件发出与指令一致的控制信控制系统向各个相关部件发出与指令一致的控制信号，完成指令的执行。具体的运算由号，完成指令的执行。具体的运算由alu和相关寄存器负和相关寄存器负责。责。 向向biu传送偏移地址信息传送偏移地址信息 在指令执行过程中，如要从

6、内存中取操作数，在指令执行过程中，如要从内存中取操作数，eu会向会向biu发总线请求，而发总线请求，而eu自动算出偏移地址并送到自动算出偏移地址并送到biu中的中的内部暂存器，以便求出物理地址。内部暂存器，以便求出物理地址。9算术逻辑单元算术逻辑单元alu(arithmetic and logic unit) 算术和逻辑运算算术和逻辑运算 计算计算16位地址偏移量位地址偏移量 eu控制器控制器 指令译码指令译码 形成各种控制信号，控制形成各种控制信号，控制eu各部件完成规定动作各部件完成规定动作 通用寄存器通用寄存器，即，即ax、bx、cx、dx 参与运算；存放结果。参与运算；存放结果。 专用

7、寄存器，即专用寄存器，即bp、sp、si、di 标志寄存器标志寄存器flags 自动记录运算结果的状态。自动记录运算结果的状态。eu组成组成10二. 8086cpu寄存器组ahahalalbhbhblblchchclcldhdhdldlspspbpbpsisididiipippswpswcscsdsdsssssesesaxaxbxbxcxcxdxdx累加器累加器基址基址计数计数数据数据数据寄存器数据寄存器0 015150 07 78 815150 015150 01515附加数据段附加数据段堆栈段堆栈段数据段数据段代码段代码段段寄存器段寄存器指令指针指令指针状态标志状态标志控制寄存器控制寄存器

8、堆栈指针堆栈指针基址指针基址指针 源变址源变址目的变址目的变址指针寄存器指针寄存器变址寄存器变址寄存器通通用用寄寄存存器器flagsflags详细11通用寄存器（通用寄存器（8086） 8个个16位位通用寄存器通用寄存器ax、bx、cx、dx、si、di、bp、sp 作逻辑和算术操作的操作数作逻辑和算术操作的操作数 用于各种存储器操作数的寻址方式中，作用于各种存储器操作数的寻址方式中，作地址地址偏移量偏移量的计算的计算 用作用作串操作串操作的地址指针的地址指针 其中其中4个个16位位数据寄存器数据寄存器ax、bx、cx、dx 可拆分可拆分成成8个个8位寄存器位寄存器ah、al、bh、bl、ch

9、、cl、dh、dl 用作逻辑和算术操作的操作数，也可存放运算的结果用作逻辑和算术操作的操作数，也可存放运算的结果 bx为基址寄存器，用于操作数寻址为基址寄存器，用于操作数寻址 cx作为串操作的循环计数器作为串操作的循环计数器 dx参加乘、除法运算或指定参加乘、除法运算或指定i/o端口端口12通用寄存器（通用寄存器（8086）（续）（续） 指针寄存器指针寄存器（sp、bp） sp（堆栈指针）用于在堆栈操作时，存放（堆栈指针）用于在堆栈操作时，存放16位栈顶单位栈顶单元的偏移量元的偏移量 bp（基址指针基址指针），指向堆栈段内的某一存储单元（该），指向堆栈段内的某一存储单元（该单元的单元的16位偏

10、移量）位偏移量） bp还可用作数据寄存器，存放参与运算的操作数和运还可用作数据寄存器，存放参与运算的操作数和运算结果算结果 变址寄存器变址寄存器（si、di） 在多数指令中，可随意选择在多数指令中，可随意选择si、di作为作为源或目的变址源或目的变址寄存器寄存器 在在串操作指令串操作指令中，中，si固定作源变址指针，固定作源变址指针，di作目的变作目的变址指针址指针 si、di还可用作数据寄存器，存放参与运算的操作数还可用作数据寄存器，存放参与运算的操作数和运算结果和运算结果13控制寄存器控制寄存器 指令指针寄存器指令指针寄存器ip（instruction pointer） 16位寄存器，用来

11、存放代码段中的偏移地址。位寄存器，用来存放代码段中的偏移地址。 cs: :ip确定下一条指令的地址，控制器从该地确定下一条指令的地址，控制器从该地址取出将要执行的指令，并自动修改址取出将要执行的指令，并自动修改ip，指向，指向下一条要执行的指令。下一条要执行的指令。 14flag寄存器（寄存器（8086） flag（标志寄存器标志寄存器）状态状态标志：标志：cf（字节（字节/字）、字）、pf、af（字节）、（字节）、zf、sf、of （字节（字节/字）字）控制控制标志：标志：tf、if、df（递加、递减）（递加、递减） flags反映了程序运行时，反映了程序运行时，cpu运算器的某些状态运算器

12、的某些状态ofdfiftfsfzfafpfcf1514131211109876543210溢溢出出标标志志方方向向标标志志中中断断允允许许标标志志单单步步标标志志符符号号标标志志零零标标志志辅辅助助进进位位标标志志奇奇偶偶标标志志进进位位标标志志15段地址寄存器段地址寄存器 代码段寄存器代码段寄存器cs 数据段寄存器数据段寄存器ds 堆栈段寄存器堆栈段寄存器ss 附加段寄存器附加段寄存器es 附加数据段，有的指令要求源操作数和目的操附加数据段，有的指令要求源操作数和目的操作数不在同一个数据段内，因此需要附加数据作数不在同一个数据段内，因此需要附加数据段。段。16三三. 8086存储器组织存储器

13、组织存储器地址的分段存储器地址的分段8086/8088cpu:机内字长机内字长16位位外部地址线外部地址线20位，直接寻址位，直接寻址220=1m字节。字节。17物理地址物理地址.60000h 60001h 60002h 60003h 60004h.12hf0h1bh08h8086/80888086/8088具有具有2020条条地地址总线，但址总线，但cpucpu内部提内部提供地址的寄存器供地址的寄存器bxbx、ipip、spsp、bpbp、sisi和和didi及算术逻辑单元及算术逻辑单元alualu都都是是1616位位，只能直接处，只能直接处理理1616位地址，即寻址位地址，即寻址范围为范围

14、为64k64k字节。字节。如何如何扩大寻址范围形成扩大寻址范围形成2020位地址？位地址？8086/80888086/8088巧妙的采用了巧妙的采用了地址分段地址分段的方法，将寻址范围扩大到的方法，将寻址范围扩大到1 1兆字节兆字节。18各段的关系和容量高地址高地址低地址低地址段起始地址段起始地址段起始地址段起始地址最大最大64kb段i-1段i段i+116位寄存器只能寻址位寄存器只能寻址64kb，系统将全部，系统将全部1m存存储空间分为若干个逻辑储空间分为若干个逻辑段，每个逻辑段最大容段，每个逻辑段最大容量为量为64kb。段内一个存储单元的地址，可用相对于段内一个存储单元的地址，可用相对于段起

15、始地址的偏移量段起始地址的偏移量来来表示，这个偏移量称为表示，这个偏移量称为段内偏移地址段内偏移地址，也称有效地址，也称有效地址eaea。19存储器分段存储器分段段的起始地址段的起始地址附加的数据段附加的数据段段区的分配由操作系统完成，每段可以独立地占有段区的分配由操作系统完成，每段可以独立地占有64k字节存储区，各段也字节存储区，各段也可以重叠可以重叠或部分重叠。或部分重叠。20逻辑地址与物理地址 是程序中使用的地址，它由段基是程序中使用的地址，它由段基值值（段寄存器内容）（段寄存器内容）和段内偏移值（有效地址和段内偏移值（有效地址ea）所组成，段基所组成，段基值值与段内偏移值都为与段内偏移

16、值都为16位的二进制位的二进制数，数，标准写法为：标准写法为：“段基值偏移量段基值偏移量” 。 也叫实际地址或绝对地址，是也叫实际地址或绝对地址，是cpu访访问存储器时实际使用的地址，为问存储器时实际使用的地址，为20位地址。位地址。在在8086中，两种地址的关系如下：中，两种地址的关系如下：物理地址物理地址 = = 段基值段基值16 + 16 + 偏移量偏移量 21存储器物理地址存储器物理地址物理地址物理地址 = 段基地址左移段基地址左移4位位+偏移地址偏移地址60002h00h12h60000h段基地址（段基地址（16位）位）0 0 0 0 段首地址段首地址唯一唯一物理地址由两部分组成：段

17、地址，偏移地址物理地址由两部分组成：段地址，偏移地址22 biu中的地址加法器用来实现逻辑地址到物理地中的地址加法器用来实现逻辑地址到物理地址的变换，址的变换，8086可同时访问可同时访问4个段，个段，4个段寄存个段寄存器指示了每个段的基地址。器指示了每个段的基地址。段基址段基址段内偏移段内偏移物理地址物理地址+16位20位000023逻辑地址与物理地址转换实例逻辑地址与物理地址转换实例 逻辑地址逻辑地址“1200h008fh”、“1111h1234h” 1200h008fh 代表物理单元代表物理单元 1208fh 1111h1234h 代表物理单元代表物理单元 12344h 如下逻辑地址为同

18、一物理单元（如下逻辑地址为同一物理单元（不唯一不唯一） 1000h2345h 1234h0005h 1200h0345h 物理地址：物理地址：12345h24而而最大模式最大模式是相对最小模式而言的是相对最小模式而言的, ,此时系统中有此时系统中有两个或多个微两个或多个微处理器处理器，其中有一个是主处理器，其中有一个是主处理器8086/80888086/8088，其它的处理器称为，其它的处理器称为协处理器协处理器，它们协助主处理器工作，用在较大系统中。系统中，它们协助主处理器工作，用在较大系统中。系统中所有总线控制信号由所有总线控制信号由82888288总线控制器产生。总线控制器产生。四四.

19、8086/8088. 8086/8088的工作模式的工作模式为了尽可能适应各种各样的使用场合，在设计为了尽可能适应各种各样的使用场合，在设计8086 cpu8086 cpu芯片时，芯片时，使它们可以在两种模式下工作，即使它们可以在两种模式下工作，即最小模式和最大模式最小模式和最大模式。所谓所谓最小模式最小模式，就是在系统中，就是在系统中只有只有8086/80888086/8088一个一个cpucpu, ,而所有的而所有的总线控制信号都由总线控制信号都由80868086直接产生，因此系统中的总线控制电路直接产生，因此系统中的总线控制电路被减到最少。被减到最少。硬件决定硬件决定mn/mx25808

20、6/8088的引脚的引脚 ad0ad15：地址：地址/数据数据复用线复用线(双向、三态双向、三态) a16/s3a19/s6：地址：地址/状状态复用线态复用线(输出、三态输出、三态) /s7：数据：数据高字节允许高字节允许/状态复用状态复用(输出，三态输出，三态) ：读信号：读信号(输出，低电平输出，低电平有效，三态有效，三态) test：测试信号：测试信号(输入、输入、低电平有效低电平有效) ready ：外设准备好：外设准备好(输输入、高电平有效入、高电平有效)部分信号部分信号123456789101112131415161718192040393837363534333231302928

21、27262524232221gndad14ad13ad12ad11ad10ad9ad8ad7ad6ad5ad4ad3ad2ad1ad0nmiintrclkgndvccad15a16/s3a17/s4a18/s5a19/s6bhe/s7mn/mxrdhold (rq/gt0)hlda(rq/gt1wr(lock)m/io( s2)dt/r (s1)den (s0)ale(qs0)inta (qs1)testreadyreset8086bherd26小节小节 8086组成结构组成结构 指令队列，流水线指令队列，流水线 存储器分段与物理地址确定方法存储器分段与物理地址确定方法 最大、最小组态最大、最

22、小组态2710.2 存储器存储器体系结构体系结构一、一、80868086的存储器系统的存储器系统偶存储体和奇存储体8086是是16位微处理器，可按位微处理器，可按字节字节访问，也可按访问，也可按字字访问。便于与不同格式的存储器访问。便于与不同格式的存储器兼容兼容。 按字节访问时，按字节访问时，1m字节的存储器空间分成两个字节的存储器空间分成两个512kb的存储体的存储体-偶存储体偶存储体和和奇存储体奇存储体，这样，这样8086的一次操作就的一次操作就有可能有可能完成完成2个字节的读取（或个字节的读取（或写入）。写入）。288086的偶存储体和奇存储体a a1818a a0 0a a1818a

23、a0 0偶存储体偶存储体同同8086低低8位位数据线数据线d7d0相连，相连，奇存储体奇存储体同同8086高高8位位数据线数据线d15d8相连，相连，8086地址线的地址线的a19a1同同两个存储体中的地址线两个存储体中的地址线a18a0相连，相连，8086地址线的地址线的a0和和“总线高允许总线高允许”/bhe用来选择存储体，如图所示。用来选择存储体，如图所示。29/bhe与存储（或与存储（或i/o）访问的关系）访问的关系/bhea0完成的操作所用总线00从偶地址偶地址单元/端口，读/写一个字字（单周期单周期）ad15ad010 从偶地址单元/端口，读/写一个字节ad7ad001 从奇地址单

24、元/端口，读/写一个字节ad15ad8从奇地址奇地址单元/端口，读/写一个字字（双周期双周期）01在第一个总线周期，将低8位数据送ad15ad8ad15ad810在第二个总线周期，将高8位数据送ad7ad0ad7ad030二、现代二、现代pc存储系统的存储系统的层次结构层次结构 现代高性能的计算机系统存储系统的现代高性能的计算机系统存储系统的矛盾矛盾 对存储器要求速度快，容量大，价格合理对存储器要求速度快，容量大，价格合理 仅仅用一种技术组成的单一存储器是不可能同时满足仅仅用一种技术组成的单一存储器是不可能同时满足上述要求的上述要求的 程序运行分析表明：程序运行分析表明：没有必要没有必要全部选

25、择高全部选择高速、大容量的存储器。速、大容量的存储器。 采用采用层次结构层次结构，可解决存储器高速度、大，可解决存储器高速度、大容量和合理成本三者间的矛盾。如图。容量和合理成本三者间的矛盾。如图。31存储系统的层次结构寄存器内(主)存储器外存储器（文件文件）指令指令操作数操作数块块页页网络cpucpu联联机机存存储储包包存存储储容容量量数据块传输速度大小快慢成成本本低高高速缓存cache32cache-主存主存存储层次（存储层次（提高提高速度速度） 为了加快为了加快cpu的速度，在的速度，在cpu与主存之间与主存之间增加一级或两级增加一级或两级高速小容量存储器高速小容量存储器，即高，即高速缓冲

26、存储器，简称速缓冲存储器，简称cache，组成，组成cache-主存存储层次。主存存储层次。cpucpucachecache主存主存辅助硬件辅助硬件33cache特点与使用特点与使用 cache容量相对较小，但存取速度与容量相对较小，但存取速度与cpu工作速度相当。工作速度相当。 主存中存放主体程序，而在主存中存放主体程序，而在cache中存放中存放最近最近访问频率最高访问频率最高的指令和数据。的指令和数据。 cpu访问存储器时，首先访问访问存储器时，首先访问cache，以，以便提高速度。便提高速度。34cache未命中及对策未命中及对策 如果如果cpu访问的指令或数据在访问的指令或数据在ca

27、che 中，中，则称作则称作高速缓存命中高速缓存命中(hit)。否则。否则cpu从主存从主存中访问指令或数据，同时将其按照某种策略中访问指令或数据，同时将其按照某种策略复制到复制到cache中，这称为访问中，这称为访问cache未命中未命中。 提高命中率：优化程序结构；优化提高命中率：优化程序结构；优化更新更新cache内容内容的算法，常用的算法，常用fifo和和lru/least recently used；适当增加；适当增加cache的容量，的容量，合理设置合理设置cache块的大小。块的大小。35主存-辅存存储层次（增加容量） 辅存是外部设备的一部分，其辅存是外部设备的一部分，其编址与主

28、存编址与主存编址无关编址无关。 专用操作系统的管理软件借助系统硬件的专用操作系统的管理软件借助系统硬件的支持把部分支持把部分辅存辅存（一般为硬盘）（一般为硬盘）模拟模拟成主成主存储器，形成比存储器，形成比主存主存大得多的大得多的“虚拟存储虚拟存储器器系统系统”。cpucpu主存主存辅存辅存辅助软件与设备辅助软件与设备36虚拟存储器虚拟存储器特点特点 可使用户的程序（任务）存储空间大于实可使用户的程序（任务）存储空间大于实际的物理存储空间（际的物理存储空间（主存主存）。如果不采用）。如果不采用虚拟存储器，程序则无法运行。虚拟存储器，程序则无法运行。 多用户多用户/程序进程共享主存空间。程序进程共

29、享主存空间。 存取速度存取速度接近于主存的存取速度，接近于主存的存取速度，存储容存储容量量则接近于辅存的存储容量，则接近于辅存的存储容量，解决了大容解决了大容量和低成本之间的矛盾量和低成本之间的矛盾。37三、三、 虚拟存储器虚拟存储器 在具有虚拟存储器的系统中，程序运行时在具有虚拟存储器的系统中，程序运行时被存储管理软件被存储管理软件分块分块，部分位于主存，部，部分位于主存，部分位于虚存（辅存磁盘）中，分位于虚存（辅存磁盘）中，cpu仅能执仅能执行主存中的程序块行主存中的程序块，辅存中的程序块在执，辅存中的程序块在执行时，必须被交换到主存中，才能由行时，必须被交换到主存中，才能由cpu执行。执

30、行。 分类：页式、段式和段页式。分类：页式、段式和段页式。38段式管理段式管理 把存储空间根据程序的逻辑结构划分为把存储空间根据程序的逻辑结构划分为长度可变长度可变的块，如的块，如216232b。 段表是程序结构段与其在主存中位置的段表是程序结构段与其在主存中位置的对照表。对照表。 优点优点：模块化，共享性，易于程序链接：模块化，共享性，易于程序链接和调度。和调度。 缺点缺点：地址变换的时间比较长，存储器：地址变换的时间比较长，存储器利用率比较低，空隙多。利用率比较低，空隙多。39页式管理页式管理 把虚存空间和主存空间分为把虚存空间和主存空间分为大小固定大小固定的的页，如页，如512b到几到几

31、kb。 页表是完成虚地址到实地址的变换。页表是完成虚地址到实地址的变换。 优点优点：地址变换的速度比较快，易于对：地址变换的速度比较快，易于对辅存管理，主存储器利用率比较高，浪辅存管理，主存储器利用率比较高，浪费少，页表简单（字段数少）。费少，页表简单（字段数少）。 缺点缺点：模块化差，页表长（同虚存大小：模块化差，页表长（同虚存大小相关），占主存空间。相关），占主存空间。40段页式管理段页式管理 段式管理和页式管理的结合。段式管理和页式管理的结合。 主存分页（固定），程序分段（可变），主存分页（固定），程序分段（可变），每段再分页（大小同主存）。每段再分页（大小同主存）。 优点优点：兼有段式

32、和页式管理的优点。：兼有段式和页式管理的优点。41访问方法访问方法 cpu在执行程序时以在执行程序时以“虚地址虚地址”（即虚拟地址）（即虚拟地址）的形式访问程序指令和数据。的形式访问程序指令和数据。 硬件机制完成硬件机制完成“虚地址虚地址”到到“实地址实地址”（即主存（即主存地址）之间的地址）之间的映射映射（对应关系对应关系）。）。 如果虚地址对应的存储单元位于主存空间，如果虚地址对应的存储单元位于主存空间，cpu将完成对指令或数据的访问。将完成对指令或数据的访问。 如虚地址对应的存储单元不在主存，则存储器调如虚地址对应的存储单元不在主存，则存储器调度软件将借助硬件机制完成辅存中的对应度软件将

33、借助硬件机制完成辅存中的对应程序块程序块与主存的与主存的交换交换，并且把程序虚地址变成实地址，并且把程序虚地址变成实地址，覆盖原先存在的一部分程序后完成对指令或数据覆盖原先存在的一部分程序后完成对指令或数据的访问。的访问。42四、外存储器四、外存储器 磁盘存储器磁盘存储器 软盘：适配器、驱动器、盘片系统软盘：适配器、驱动器、盘片系统 硬盘：适配器（硬盘：适配器（ide：integrated drive electronics /ata：advanced technology attachment、scsi：small computer system interface、fibre channe

34、l：光纤通道、：光纤通道、sata：串行：串行ata）、驱动器、）、驱动器、盘片系统盘片系统 光盘存储器光盘存储器 特点：容量大、成本低、信息保存时间长、复制简单特点：容量大、成本低、信息保存时间长、复制简单 类型：只读型、一次写入型、可读写型类型：只读型、一次写入型、可读写型 存储卡存储卡 ic卡、卡、sram卡、卡、dram卡、卡、flashrom卡等卡等 磁带存储设备磁带存储设备43小节小节 8086按字或字节访问存储器时，地址与时间的关按字或字节访问存储器时，地址与时间的关系系 pc存储器的结构层次存储器的结构层次 cache、虚拟存储器的概念、虚拟存储器的概念4410.3 8086的

35、系统扩展的系统扩展一、一、8086中断系统及扩展中断系统及扩展 8086的中断类型的中断类型外部中断外部中断（硬件中断）（硬件中断） nmi非屏蔽中断非屏蔽中断：不能屏蔽，用于系统核心硬件的故障（系：不能屏蔽，用于系统核心硬件的故障（系统掉电、存储器读写错、总线奇偶错）统掉电、存储器读写错、总线奇偶错） intr可屏蔽中断可屏蔽中断：外部设备的中断请求（日时钟、键盘、串：外部设备的中断请求（日时钟、键盘、串口、硬盘、软盘、打印机等）口、硬盘、软盘、打印机等）内部中断内部中断（软件中断）（软件中断） 不能屏蔽，不能屏蔽，cpu不需要中断响应周期不需要中断响应周期 cpu运行引起的中断：运行引起的

36、中断：除除0中断中断(0)、溢出中断、溢出中断(指令指令)(4) 调试中断：单步中断调试中断：单步中断(1)、断点中断、断点中断(3) 指令中断：指令中断：int n 8086中断中断优先权优先权次序次序 除单步中断外的其它内部中断（软件中断）除单步中断外的其它内部中断（软件中断） nmi intr 单步中断单步中断45中断向量与中断向量表中断向量中断向量：中断服务程序的中断服务程序的入口地址入口地址，在，在pc平平台中，它包括中断服务程序入口的台中，它包括中断服务程序入口的csip，通过，通过中断向量，中断向量，cpu能转移到中断服务程序能转移到中断服务程序中断向量表的构成中断向量表的构成中

37、断向量表中断向量表：把所有中断源的中断向量集中在：把所有中断源的中断向量集中在一起，形成中断向量表一起，形成中断向量表 8086在在内存中内存中地址为地址为00000h003ffh的存储的存储区内建立中断向量表区内建立中断向量表,共存放共存放256个中断向量，个中断向量，每个向量占每个向量占4个字节，个字节，ip在低地址单元、在低地址单元、cs在在高地址单元，低位在前，高位在后高地址单元，低位在前，高位在后 此表的查询索引为此表的查询索引为中断类型号中断类型号46可屏蔽中断的响应条件现行指令结束现行指令结束：8086cpu在当前指令的最后一在当前指令的最后一个机器周期的最后一个个机器周期的最后

38、一个t状态采样状态采样intr线，如果线，如果发现中断请求且发现中断请求且cpu开放中断，立即进入中断响开放中断，立即进入中断响应周期应周期 cpu开放中断开放中断：8086cpu的标志寄存器的标志寄存器if位位必必须为须为1（中断开放），（中断开放），cpu才响应中断，如果才响应中断，如果为为0（中断关闭），（中断关闭），cpu将不响应中断请求将不响应中断请求（sti：置：置if=1；cli：清：清if=0） 没有发生复位（没有发生复位（resetreset）、）、dmadma、内部中断和不可、内部中断和不可屏蔽中断请求屏蔽中断请求 没有高级可屏蔽中断请求在被没有高级可屏蔽中断请求在被cpu

39、cpu服务服务478086中断响应过程（详见教材p263） 优先级判定优先级判定 获取中断类型号获取中断类型号 利用中断类型号，查询中断向量表利用中断类型号，查询中断向量表 中断向量装载中断向量装载csip，转向中断服务程序，转向中断服务程序48中断类型号及其获取中断类型号中断类型号：系统分配给每个中断源的代号，系统分配给每个中断源的代号，cpu利用中断类型号，才能从中断向量表中获取利用中断类型号，才能从中断向量表中获取中断服务程序的中断服务程序的入口地址入口地址 cpu获取中断号的获取中断号的不同方法不同方法 可屏蔽中断可屏蔽中断intr的中断号是在中断响应周期第的中断号是在中断响应周期第二

40、个二个inta脉冲期间，由脉冲期间，由8259a中断控制器中断控制器提供提供 指令中断（指令中断（int n）的中断号由）的中断号由指令指令直接给出直接给出 非屏蔽中断、其它内部中断由非屏蔽中断、其它内部中断由系统预设系统预设中断向量表的访问中断向量表的访问 中断类型号中断类型号4（中断向量指针）指向中断向（中断向量指针）指向中断向量表中的对应中断服务程序的入口地址量表中的对应中断服务程序的入口地址49可屏蔽中断的响应周期通知外设，通知外设，cpucpu已经接受请求已经接受请求8259a8259a中断控制器中断控制器送出中断类型号送出中断类型号50中断响应：中断响应：中断开放且无中断开放且无d

41、madma传送传送cpucpu在当前指在当前指令执行后检查到令执行后检查到“中断请求中断请求”cpucpu进入中断进入中断响应周期响应周期flagsflags进栈进栈temp=tftemp=tf中断向量装载中断向量装载cscs：ipip转向中断转向中断服务程序服务程序保护断点保护断点（cscs：ipip进栈）进栈）tf=0tf=0关闭中断关闭中断(if=0)(if=0)51中断服务程序与返回中断服务程序与返回开放中断，便于开放中断，便于cpucpu响应更高级中断响应更高级中断(sti)(sti)保护现场保护现场( (相关相关寄存器进栈寄存器进栈) )为为i/oi/o设备服务设备服务恢复现场恢复

42、现场给中断控制器发中给中断控制器发中断结束断结束(eoi)(eoi)命令命令中断服务程序执行中断服务程序执行中断返回中断返回(iret)(iret)断点和断点和flagsflags从从堆栈中弹出堆栈中弹出( (断点恢复断点恢复) )回到中断前运行回到中断前运行的程序继续执行的程序继续执行52中断控制器中断控制器8259a 可编程中断控制器可编程中断控制器8259a主要功能为：主要功能为： 对对8个个外部中断源进行管理，具有外部中断源进行管理，具有8级级优先权控制，通优先权控制，通过过级联级联可扩展至可扩展至64级优先权控制。级优先权控制。 每一级中断都可以屏蔽或允许。每一级中断都可以屏蔽或允许

43、。 在中断响应周期，在中断响应周期，8259a可通过可通过数据总线数据总线提供相应的提供相应的中断向量（中断向量（中断类型号中断类型号），从而能迅速地转至中断服），从而能迅速地转至中断服务程序。务程序。 8259a有多种工作方式，可通过编程进行选择。有多种工作方式，可通过编程进行选择。8086构成的构成的pc机用一片机用一片8259a扩展了扩展了8个外部个外部中断源，以后的中断源，以后的pc机用两片机用两片8259a可处理可处理15个外部中断请求。个外部中断请求。53二、二、8086的的dma扩展扩展 中断传送中断传送方式的缺点：方式的缺点： 中断传送与中断传送与查询方式查询方式传送比较，传送

44、比较，cpu利用率较高，但利用率较高，但中断传送与查询方式一样，是中断传送与查询方式一样，是cpu通过程序执行和转通过程序执行和转移进行传送的，是一种移进行传送的，是一种程序传送程序传送 cpu的中断响应、断点保护、现场寄存器的保护需要的中断响应、断点保护、现场寄存器的保护需要较长的时间，另外程序转移将导致较长的时间，另外程序转移将导致biu中的指令队列中的指令队列被清空，因此，中断传送的被清空，因此，中断传送的速度较慢速度较慢 为了解决这个矛盾，必须引入一种不依赖于为了解决这个矛盾，必须引入一种不依赖于cpu的、的、在存储器与外设、外设与外设、存储器与存储器之间在存储器与外设、外设与外设、存

45、储器与存储器之间的传送方式：的传送方式：直接存储器访问直接存储器访问方式（方式（direct memory access）54dma传送方式的特点传送方式的特点 不通过不通过cpu： 由由dma控制器控制器(dmac)控制在存储器与外设、外设与外设、控制在存储器与外设、外设与外设、存储器与存储器之间进行传送，不需要存储器与存储器之间进行传送，不需要cpu中转中转 接管总线控制权接管总线控制权： 在在dma传送过程中，传送过程中，cpu将失去对总线的控制权（将失去对总线的控制权（cpu引脚对总线呈高阻状态），引脚对总线呈高阻状态），dmac将接管总线，完成传送将接管总线，完成传送 dmac控制传

46、送控制传送过程过程： dmac负责传送过程中负责传送过程中源和目的地址的修改源和目的地址的修改、传送计数的、传送计数的修改、传送过程结束条件的判断修改、传送过程结束条件的判断 dmac的初始化的初始化： dmac的初始化由的初始化由cpu进行：设置传送计数、起始地址、进行：设置传送计数、起始地址、传送方向、传送方向、dma通道号等通道号等应用应用：硬件复杂，成本提高硬件复杂，成本提高，用于磁盘和高速数据采，用于磁盘和高速数据采集系统。集系统。55dmac8237a的工作状态的工作状态8237a是是dma控制芯片：控制芯片： 主动态主动态 在在dmac获得总线控制权之后获得总线控制权之后，dma

47、c取代取代cpu而成而成为系统的主控者为系统的主控者，接管和控制系统总线（数据总线、，接管和控制系统总线（数据总线、地址总线和控制总线）。通过总线向存储器或地址总线和控制总线）。通过总线向存储器或i/o设备设备发出地址、读发出地址、读/写信号，以控制在两个实体之间的传送写信号，以控制在两个实体之间的传送 被动态被动态 在在dmac获得总线控制权之前获得总线控制权之前，dmac受受cpu控制控制，此时，此时，cpu可对可对dmac进行初始化编程，也可从进行初始化编程，也可从dmac中读出状态。当中读出状态。当dmac上电或复位时，上电或复位时，dmac自动处于被动态自动处于被动态56dma传送过

48、程（传送过程（1）外设外设向向dmac发出发出dma请求信号请求信号dreqdmac允许允许外设请求？外设请求？dmac向向cpu发出发出总线请求信号总线请求信号hold申请占用总线申请占用总线进入保持状态，进入保持状态，cpu放弃总线控制权放弃总线控制权cpu发出总线回答信号发出总线回答信号hlda通知通知dmac，总线，总线控制权已出让控制权已出让dmac成为成为系统主控者系统主控者dmac向申请向申请dma传送的传送的外设外设发出发出dma响应信号响应信号dack，使，使外设成为外设成为dma传送设备传送设备57dma传送过程（传送过程（2）dmac行使总线控权行使总线控权向存储器发地址

49、信号向存储器发地址信号和读写控制信号和读写控制信号dmac向外设发向外设发读写控制信号读写控制信号按初始化设定的按初始化设定的方向传送数据方向传送数据传送结束？传送结束？修改地修改地址指针址指针dmac撤消总线请撤消总线请求信号求信号hrq，同时，同时释放总线控制权释放总线控制权cpu接管总线控制权接管总线控制权同时使总线保持回答同时使总线保持回答信号信号hlda无效无效58dmac8237a的工作方式的工作方式 单字节传送方式单字节传送方式：只传送一个字节只传送一个字节重新申请重新申请 数据块传送方式数据块传送方式：dmac始终占用总线始终占用总线 请求传送方式请求传送方式：59三、三、pc

50、的定时器扩展的定时器扩展 8086内部没有定时器内部没有定时器 一般用一般用8253扩展定时功能扩展定时功能8253主要特点主要特点 3个个16位计数器位计数器 可按二进制或可按二进制或bcd方式计数方式计数 6种工作方式种工作方式60小节小节 中断号，中断向量，中断向量表中断号，中断向量，中断向量表 中断响应中断响应 dma概念、特点和应用概念、特点和应用 dma传送过程和传送方式传送过程和传送方式 8253/82546110.4 现代现代pc的总线与接口的总线与接口一、总线的基本概念一、总线的基本概念 总线总线是计算机中连接各部件的一组公共是计算机中连接各部件的一组公共通信线通信线。 总线

51、结构的优点总线结构的优点： 便于采用模块化结构设计方法，简化系统设计便于采用模块化结构设计方法，简化系统设计 标准总线得到各厂商的支持，便于开发相互兼容的硬标准总线得到各厂商的支持，便于开发相互兼容的硬件板卡和软件件板卡和软件 模块结构便于系统的扩充和升级模块结构便于系统的扩充和升级 微型计算机系统大都采用总线结构，随着计算机微型计算机系统大都采用总线结构，随着计算机技术的发展，总线结构逐渐形成了多种工业标准技术的发展，总线结构逐渐形成了多种工业标准62总线的分类总线的分类 按总线功能或按总线功能或信号类型信号类型划分为：划分为： 数据总线数据总线：双向三态逻辑，线宽表示了线数据：双向三态逻辑

52、，线宽表示了线数据传输的能力。传输的能力。 地址总线地址总线：单向三态逻辑，线宽决定了系统的：单向三态逻辑，线宽决定了系统的寻址能力。寻址能力。 控制总线控制总线：就某根来说是单向或双向。控制总：就某根来说是单向或双向。控制总线最能体现总线特点，决定总线功能的强弱和线最能体现总线特点，决定总线功能的强弱和适应性。适应性。63总线的层次结构总线的层次结构 cpu总线总线：片内总线，微机系统中速度最快的总线，：片内总线，微机系统中速度最快的总线，连接连接cpu内部部件，如寄存器、内部部件，如寄存器、alu等。等。 片总线片总线：cpu和存储器、和存储器、i/o芯片等的连接总线。芯片等的连接总线。

53、系统总线系统总线：微型计算机内部各功能模块间的连接总：微型计算机内部各功能模块间的连接总线。扩展插卡通过系统总线与线。扩展插卡通过系统总线与cpu连接。连接。 通信总线通信总线：也称为外部总线，是微机与微机，微机：也称为外部总线，是微机与微机，微机与外设之间进行通信的总线。如：与外设之间进行通信的总线。如：usb、ieee139464总线的性能指标总线的性能指标 总线宽度总线宽度：影响传输数据的能力。：影响传输数据的能力。 总线时钟频率总线时钟频率：影响传输数据的能力。：影响传输数据的能力。 总线带宽总线带宽：最大传输速率。：最大传输速率。 总线寻址能力总线寻址能力：地址总线数量。：地址总线数

54、量。 总线负载能力总线负载能力65总线操作的总线操作的4个阶段个阶段 总线操作是完成两个模块之间传送信息。启动操作过程的是主模块，另外一个是从模块。某一时刻总线上只能有一个主模块占用总线 1总线请求和仲裁阶段总线请求和仲裁阶段： 主模块向总线仲裁机构提出总线使用申请，总线仲裁主模块向总线仲裁机构提出总线使用申请，总线仲裁机构决定使用总线的主模块。机构决定使用总线的主模块。 2寻址阶段：寻址阶段： 拥有总线使用权的主模块发出本次要访问的从模块的拥有总线使用权的主模块发出本次要访问的从模块的地址及有关命令，该从模块被选中并启动。地址及有关命令，该从模块被选中并启动。 3数据传送阶段：数据传送阶段：

55、 主模块和从模块间进行双（单）向数据传送。主模块和从模块间进行双（单）向数据传送。 4结束阶段：结束阶段： 主、从模块均撤出总线。主、从模块均撤出总线。66总线操作形式总线操作形式 同步式传输同步式传输 主、从设备在主、从设备在同一时钟同一时钟的控制下完成数据传输，主、从设备的的控制下完成数据传输，主、从设备的速速度必须匹配度必须匹配，否则无法传输，否则无法传输，速度快。速度快。 异步式传输异步式传输 用用请求和响应请求和响应信号线来协调传输过程，而不依赖于公共时钟信号。信号线来协调传输过程，而不依赖于公共时钟信号。适应广泛，但建立时间长，适应广泛，但建立时间长，速度慢速度慢。 半同步式传输半

56、同步式传输 半同步传输仍用系统时钟来同步每一步传输操作（判断信号的状半同步传输仍用系统时钟来同步每一步传输操作（判断信号的状态和信号的产生或撤消），但其传输周期不固定，主控设备可以态和信号的产生或撤消），但其传输周期不固定，主控设备可以在正常的传输周期中检测在正常的传输周期中检测ready信号线，如果信号线，如果ready信号无效，信号无效，插入若干时钟周期，来协调对慢速从设备的访问。插入若干时钟周期，来协调对慢速从设备的访问。兼顾兼顾速度和适速度和适应性。应性。 分离式传输分离式传输 先发送地址和命令，再传送数据。传输速度快，总线利用率高。先发送地址和命令，再传送数据。传输速度快，总线利用率

57、高。67pc的总线结构的总线结构68总总线线名名称称总总 线线工工作作频频率率mhz总总 线线宽宽 度度bit最最 大大传传输输率率mb/ /s引引线线数数多多 路路复复 用用pc/xt48462非非isa8161662+36非非eisa8.333233198非非vesa166632266124非非pci v1.03332133是是pci v2.06664264188是是agp 1x66.632266是是agp 2x13332532是是1244.774.77二、二、pci总线总线常见总线比较常见总线比较69pci总线的发展总线的发展 1992年年intel 在发布在发布486处理器的时候，也同

58、时提处理器的时候，也同时提出了出了32-bit 的的pci（周边组件互连）总线（周边组件互连）总线-pci1.0，总线工作在总线工作在33mhz 频率之下，频率之下，32bit数据宽度使数据宽度使传输带宽达到了传输带宽达到了133mb/s（33mhz x 32bit/8） 1993年，年，pci2.0标准出现，数据总线宽度扩展为标准出现，数据总线宽度扩展为64bit，总线传输速率为，总线传输速率为264mb/s 1995年出现的年出现的pci2.1和和pci2.2标准定义的总线标准定义的总线传输速率为传输速率为512mb/s。 1999年年pcisig（pci特别兴趣小组）特别兴趣小组）发布的

59、发布的pci-x1.0标准最高可提供标准最高可提供1gb/s的传输速率的传输速率 2003年推出的年推出的pci-x2.0标准则最高可提供标准则最高可提供4.3gb/s的传输速率。的传输速率。 70pci总线的基本情况总线的基本情况 目前目前pc机中使用的机中使用的pci总线标准主要以总线标准主要以pci2.0为主，支持为主，支持33mhz的时钟频率的时钟频率,其数据宽度为其数据宽度为32位位,可扩展至可扩展至64 位。其位。其数据传送速率可高达数据传送速率可高达132mb/s-264mb/s pcipci总线的特点总线的特点：数据总线数据总线3232位，可扩充到位，可扩充到6464位。位。可

60、进行突发（可进行突发（burst)burst)式传输（地址自动增加）。式传输（地址自动增加）。独立性：总线操作与处理器独立性：总线操作与处理器- -存储器子系统操作并行。存储器子系统操作并行。总线时钟频率总线时钟频率33m33mhzhz或或66m66mhzhz，最高传输率可达，最高传输率可达528mb/s528mb/s。 多主控：中央集中式总线仲裁多主控：中央集中式总线仲裁 全自动配置、资源分配、全自动配置、资源分配、pci卡内有设备信息寄存器组卡内有设备信息寄存器组为系统提供卡的信息，可实现即插即用（为系统提供卡的信息，可实现即插即用（pnppnp）。）。71三、三、usb总线总线 1994