ch06时序逻辑电路的计

1、6.1 6.1 时序逻辑电路的基本概念时序逻辑电路的基本概念6.2 6.2 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法6.3 6.3 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法6.4 6.4 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法6.5 6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路第六章 时序逻辑电路6.1 6.1 时序逻辑电路的基本概念时序逻辑电路的基本概念6.1.1 6.1.1 时序逻辑电路的基本结构和特点时序逻辑电路的基本结构和特点6.1.2 6.1.2 时序逻辑电路的分类时序逻辑电路的分类6.1.3 6.1.3 时序逻辑电路功能的描述方

2、法时序逻辑电路功能的描述方法 6.1.1 概述数字逻辑电路数字逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路任意时刻的输出仅仅取决于该时任意时刻的输出仅仅取决于该时刻的输入刻的输入,与电路原来的状态无关与电路原来的状态无关任意时刻的输出不仅取决于该时刻任意时刻的输出不仅取决于该时刻的输入，还的输入，还与电路原来的状态有关与电路原来的状态有关例：串行加法器，两个多位数从低位到高位逐位相加3032211302302011oabcaabbcscabscscs进位结果保存到高一位加法时使用组合逻辑电路组合逻辑电路存储电路存储电路任意时刻的输出不仅取决于该时刻的输任意时刻的输出不仅取决于该时刻

3、的输入，还入，还与电路原来的状态有关与电路原来的状态有关一般结构形式与功能描述方法输入输入信号信号状态状态信号信号输出输出信号信号驱动驱动信号信号可以用三个方程组来描述可以用三个方程组来描述：),(),(),(2121212111qxfyqqqxxxfyqqqxxxfylijjli输出方程),(),(),(2121212111qxgzqqqxxxgzqqqxxxgzlikkli驱动方程),(*),(),(*2121212111qzhqqqqzzzhqqqqzzzhqlillli状态方程1、电路结构：有存储器件，有反馈回路2、电路功能：有记忆3、i/o关系：输出与当前输入有关，并与触发器状态有关

4、，有强烈的时序概念时序电路特点时序电路特点4、功能描述：3组方程输出方程驱动方程状态方程 (,)yf x q输出方程驱动方程激励方程*( ,)qh z q状态方程(,)zg x q5、时序电路的分类动作特点同步时序电路异步时序电路所有触发器由统一时钟控制;复杂,可靠没有统一的时钟，简单输出信号特点mealymoore(,)yf x q与输入变量,存储器状态有关( )yf q仅取决于存储电路的状态计数器、寄存器、移位寄存器、读写存储计数器、寄存器、移位寄存器、读写存储器、脉冲分配器、分频器、序列信号检测器、脉冲分配器、分频器、序列信号检测器（发生器）等器（发生器）等6、根据逻辑功能分类根据逻辑功

5、能分类6.1.3 6.1.3 时序电路逻辑功能的表示方法时序电路逻辑功能的表示方法逻辑方程组逻辑方程组（输出方程、驱动（激励）方程、状态方程、时钟方程（异步）（输出方程、驱动（激励）方程、状态方程、时钟方程（异步）状态表状态表状态图状态图时序图时序图激励表（设计）激励表（设计）这些表示方法在本质上是相同的，可以互相转换。这些表示方法在本质上是相同的，可以互相转换。6.2 6.2 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法已知：已知：由逻辑门和触发器组成的时序逻辑电路。由逻辑门和触发器组成的时序逻辑电路。目的：目的：分析时序逻辑电路的功能分析时序逻辑电路的功能步骤：步骤：1、确定时序逻

6、辑电路的类型、确定时序逻辑电路的类型2、分别写出、分别写出输出方程输出方程（外部，可有可无），（外部，可有可无），驱动方程驱动方程（根据各个（根据各个触发器输入信号的来源），触发器输入信号的来源），状态方程状态方程（把驱动方程代入特征方程），（把驱动方程代入特征方程），时钟脉冲时钟脉冲cp方程方程（异步）。（异步）。3、根据上述推导出的方程式列状态表。、根据上述推导出的方程式列状态表。4、画状态图和时序图。、画状态图和时序图。5、分析功能，并判断电路的自启动能力。、分析功能，并判断电路的自启动能力。同步（同步（moore mealy）异步（异步（moore）q0q0ff0 ff1cp yq1q

7、11t c11t c1&=1 x“1”例例1 1输出方程：输出方程：驱动方程：驱动方程：nnqxqxy111001tqxtn1 1、类型：、类型：同步同步mealymealy型型2 2、写方程式：、写方程式：t t触发器的特性方程：触发器的特性方程：nnqtq1将各触发器的驱动将各触发器的驱动方程代入，即得电方程代入，即得电路的状态方程：路的状态方程：nnnnnnnnqqqtqqqxqtq0000101011111nnnnnnqxyqqqqxq101010113 3、根据状态方程、根据状态方程写状态表写状态表根据状态表画状态图根据状态表画状态图nnqq01x/y0/1000111100

8、/11/00/10/11/01/11/10 00 11 01 110xyqqnn/1011nnqq0101/110/111/100/111/000/001/110/1 cp x q0 q1 y 分析：分析：0000、0101、1010、1111四种状态都是有效状态。四种状态都是有效状态。当输入当输入x x 0 0时，在时钟脉冲时，在时钟脉冲cpcp的作用下，电路的的作用下，电路的4 4个状态按递增规个状态按递增规律循环变化，即：律循环变化，即：00011011000001101100当当x x1 1时，在时钟脉冲时，在时钟脉冲cpcp的作用下，电路的的作用下，电路的4 4个状态按递减规律循个状

9、态按递减规律循环变化，即：环变化，即：00111001000011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个可见，该电路既具有递增计数功能，又具有递减计数功能，是一个4进制同步可逆计数器。进制同步可逆计数器。 x为加为加/减控制信号。减控制信号。 4 4、时序图、时序图5 5、电路功能、电路功能000111100/11/00/10/10/11/01/11/1所以该电路是一个可逆的所以该电路是一个可逆的4 4进制计数器。进制计数器。 yq1q1q2q21j c11k1j c11k1j c11k&q0q0ff0 ff1 ff2cp例例2 2nnqqy21nnnn

10、nnqkqjqkqjqkqj202001011212 输出方程：输出方程：驱动方程：驱动方程：2 2、写方程式：、写方程式：1 1、类型：、类型：同步同步mooremoore型型jkjk触发器的特性方程：触发器的特性方程：nnnqkqjq1将各触发器的驱动方程代入，将各触发器的驱动方程代入，即得电路的状态方程：即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnnnnnqqqqqqkqjqqqqqqqkqjqqqqqqqkqjq202020000100101011111112121222212nnnnnnnnqqyqqqqqq21210011112现 态次 态输 出nnnqqq012

11、101112 nnnqqqy0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011003 3、根据输出方程和状、根据输出方程和状态方程写状态表态方程写状态表根据状态表画状态图根据状态表画状态图nnnqqq012/y/0111000/0001/0011/0110/0100/1101010/0/1有效状态（有效序列）有效状态（有效序列）无效状态无效状态该电路不具备该电路不具备自启动能力。自启动能力。自启动能力：当电路处于无效状态自启动能力：当电路处于无效状态时，在时钟脉冲时，在时钟

12、脉冲cp的作用下，能的作用下，能够回到有效状态的能力。够回到有效状态的能力。cpq0q1q2y6 6个有效状态分别是个有效状态分别是0 05 5这这6 6个十进制数字的格雷码，个十进制数字的格雷码，并且在时钟并且在时钟脉冲脉冲cpcp的作用下，这的作用下，这6 6个状态是按递增规律变化的，即：个状态是按递增规律变化的，即：000001011111110100000000001011111110100000当对第当对第6 6个脉冲计数时，计数器又重新从个脉冲计数时，计数器又重新从000000开始计数，并产生输开始计数，并产生输出出y y1 1。4 4、时序图、时序图5 5、电路功能、电路功能00

13、0/0001/0011/0111/0110/0100/1功能：功能：用格雷码表示的六进制同步递增计数器用格雷码表示的六进制同步递增计数器。脉冲分配器：脉冲分配器：电路在时钟脉冲的作用下，按一定顺序轮流地输出脉冲电路在时钟脉冲的作用下，按一定顺序轮流地输出脉冲信号。由于电路能在时钟脉冲作用下将脉冲信号按顺序分配到各个输信号。由于电路能在时钟脉冲作用下将脉冲信号按顺序分配到各个输出端，故称其为脉冲分配器。出端，故称其为脉冲分配器。逻辑功能分析。逻辑功能分析。从以上分析可以看出，该电路在从以上分析可以看出，该电路在cp脉冲作用下，把宽度为脉冲作用下，把宽度为t的脉冲以的脉冲以三次分配给三次分配给q0

14、、 q和和q2各端，因此，该电路是一个脉冲分配器。由各端，因此，该电路是一个脉冲分配器。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动能力。且该电路具有自启动能力。 cpq2q21d c11d c1q1q1ff0 ff1 ff21d c1q0q0例例3 3异步时序电路，时钟方程：异步时序电路，时钟方程：驱动方程：驱动方程：cpcpqcpqcp00112 nnnqdqdqd001122，1 1、类型：、类型：异步异步mooremoore型型2 2、写方程式：、写方程式：d d触发器的特性方程：触发器的特

15、性方程：dqn1将各触发器的驱动将各触发器的驱动方程代入，即得电方程代入，即得电路的状态方程：路的状态方程：上升沿时刻有效时有效由时有效由cp 10q 10q 00100111112212nnnnnnqdqqdqqdq 010111212nnnnnnqqqqqq3 3、根据状态方、根据状态方程写状态表程写状态表cpcpqcpqcp00112nnnqqq012 012p p pccc101112 nnnqqq0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1101010100110011001100110100110010100101101001011100001

16、114 4、状态图、状态图nnnqqq012000111110101100011010001 c p q0 q1 q2 由状态图可以看出，在时钟脉冲由状态图可以看出，在时钟脉冲cpcp的作用下，电路的的作用下，电路的8 8个状态按递个状态按递减规律循环变化，即：减规律循环变化，即：000111110101100011010001000000111110101100011010001000电路具有递减计数功能，是一个电路具有递减计数功能，是一个8 8进制异步减法计数器进制异步减法计数器。或分频器。或分频器。5 5、电路功能、电路功能4 4、时序图、时序图000111110101100011010

17、0010=11k1j1=11k=11jz1cpx0qc1q11ff&c1ff练习练习1 1：输出方程：输出方程：驱动方程：驱动方程：1 1、类型：、类型：同步同步mealymealy型型2 2、写方程式：、写方程式：jkjk触发器的特性方程：触发器的特性方程：nnnqkqjq1将各触发器的驱动将各触发器的驱动方程代入，即得电方程代入，即得电路的状态方程路的状态方程：nnqqxz01)(1 1 101010kqxjkqxjnnnnnnnnnnnnqqxqkqjqqqxqkqjq1011111101000010)()(0 00 11 01 110xzqqnn/1011nnqq0101/01

18、0/000/100/010/100/001/000/0根据状态表画状态图根据状态表画状态图nnqq01x/z1/0010/11/10/0000/0101/0110/01/03 3、根据状态方、根据状态方程写状态表程写状态表nnqqxz01)(nnnnnnqqxqqqxq10110110)()(4 4、时序图、时序图1/0010/11/10/0000/0101/0xcp1234560qz1q5 5、电路功能、电路功能该电路一共有该电路一共有3个状态个状态00、01、10。当当x=0时，按照加时，按照加1规律从规律从00011000循环变化，并每当转换为循环变化，并每当转换为10状态（最大数）时，

19、输状态（最大数）时，输出出z=1。当当x=1时，按照减时，按照减1规律从规律从10010010循环变化，并每循环变化，并每当转换为当转换为00状态（最小数）时，输出状态（最小数）时，输出z=1。所以该电路是一个可控的所以该电路是一个可控的3 3进制计数器。进制计数器。=1jkcpq0q1z1jkcpjkcpcpq21 类型：类型： 异步异步moore122122110112001102221010101cp cp cp 1k 1k 1k qqqcpqqqqcpqqqqqjqjqjqznnnnnnnnnnnnnn状态方程：驱动方程：输出方程：2 写方程组：写方程组：3 写状态表：写状态表：122

20、122110112001101cp cp cp qqqcpqqqqcpqqqqqznnnnnnnnnnnnnnqqq012 012p p pccc101112 nnnqqqz0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1cpqcpqnn0202cp 0cp 1100010 0001000100111001011110010100111100110011004 状态图：状态图：nnnqqq012/z101110000001010100111011/1/1/0/1/1/0/0/05 时序图：时序图：101110000001010100111011/1/1/0/1/

21、1/0/0/0 cp 210qqq6.3 6.3 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法一、基本思想：一、基本思想：用尽可能少的触发器和门电路来实现所要求的逻辑功能。即：用尽可能少的触发器和门电路来实现所要求的逻辑功能。即：1 1）简洁，明了，低成本；）简洁，明了，低成本；2 2）可靠、稳定、一致性。）可靠、稳定、一致性。二、时序电路的设计步骤二、时序电路的设计步骤：1、根据给定的设计要求，写出原始的状态转换图和原始状态表。、根据给定的设计要求，写出原始的状态转换图和原始状态表。（最为关键）（最为关键）a a）分析给定的逻辑功能，确定输入变量，输出变量及该电路应）分析给定的逻辑功

22、能，确定输入变量，输出变量及该电路应包含的状态，并用字母包含的状态，并用字母s s0 0，s s1 1. .表示这些状态。对于同步电路，表示这些状态。对于同步电路，时钟脉冲不作为输入条件时钟脉冲不作为输入条件b b）分别以上述状态为现态，考察在每一个可能的输入组合作用）分别以上述状态为现态，考察在每一个可能的输入组合作用下应转入哪个状态及相应的输出，便可求得符合题意的状态图。下应转入哪个状态及相应的输出，便可求得符合题意的状态图。mooremealy设计一个同步递增5进制计数器。000001010011100例：设计一个序列脉冲检测器有一个输入端例：设计一个序列脉冲检测器有一个输入端x和一个输

23、出端和一个输出端z，输入端，输入端x输入一串随机的二进制代码，当输入序列中出现输入一串随机的二进制代码，当输入序列中出现110时，输出时，输出z产生一个产生一个1输出，否则输出，否则z输出输出0。典型输入、输出序列如下：。典型输入、输出序列如下：输入输入x：1 0 1 0 1 1 1 0 0 1 1 0输出输出z： 0 0 0 0 0 0 0 1 0 0 0 1试作出该序列检测器的原始状态图。试作出该序列检测器的原始状态图。有用的状态：有用的状态： （保留）（保留）s0初始状态初始状态s1收到一个收到一个1后的状态；后的状态；s2连续收到连续收到11后的状态；后的状态；s3连续收到连续收到11

24、0后的状态。后的状态。s0s1s2s30/01/00/01/01/00/10/01/0设计一个序列脉冲检测电路，当连续输入设计一个序列脉冲检测电路，当连续输入100（000或或001或或101等）等）时，电路的输出为时，电路的输出为1，其它情况下输出为，其它情况下输出为0。s0s1s2s3100:s0: 初态初态 s1: 1s2: 10 s3: 1000/01/01/00/00/11/00/01/0001:s0:初态初态 s1: 0s2: 00 s3: 001s0s1s2s30/01/10/00/01/01/00/01/02、状态化简。、状态化简。状态等价：状态等价：是指在原始状态图中，如果有

25、两个或两个以上的状态，是指在原始状态图中，如果有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且向同一全次态转换，在输入相同的条件下，不仅有相同的输出，而且向同一全次态转换，则称这些状态是等到价的。凡是等价状态都可以合并则称这些状态是等到价的。凡是等价状态都可以合并. .判断两个状态等价的方法（在输入相同的条件下）：判断两个状态等价的方法（在输入相同的条件下）：第一，它们的输出完全相同；第一，它们的输出完全相同；第二，它们的次态相同。第二，它们的次态相同。以状态等价为基础以状态等价为基础s0s1s2s30/01/00/01/01/00/10/01/0s s0 0和和s s3 3

26、是状态等价是状态等价s0s1s20/01/00/01/01/00/1s0s1s2s30/01/01/00/00/11/00/01/0s0s1s2s30/01/10/00/01/01/00/01/03、状态编码或状态分配。、状态编码或状态分配。即把一组适当的二进制代码分配给简化状态即把一组适当的二进制代码分配给简化状态图（表）中各个状态。图（表）中各个状态。从而获得最佳或接近最佳的状态分配方案。从而获得最佳或接近最佳的状态分配方案。编码的方案不同，设计的电路结构也不同，选取的编码方案应该有利编码的方案不同，设计的电路结构也不同，选取的编码方案应该有利于所选择触发器的于所选择触发器的驱动方程及电路

27、输出方程的简化。遵循状态变化的驱动方程及电路输出方程的简化。遵循状态变化的顺序，尽量以自然二进制递增顺序编码。顺序，尽量以自然二进制递增顺序编码。000111后面是同步时序逻辑电路的一般步骤：后面是同步时序逻辑电路的一般步骤：4、选择触发器的类型及个数。、选择触发器的类型及个数。5、根据编码后的状态图画出状态表和激励表。、根据编码后的状态图画出状态表和激励表。6、利用卡诺图化简求电路的输出方程和触发器的驱动方程。、利用卡诺图化简求电路的输出方程和触发器的驱动方程。7、画出电路图，并检查自启动能力。、画出电路图，并检查自启动能力。电路万一偶然进入无效状态，能否在输入信号和时钟脉冲下进入电路万一偶

28、然进入无效状态，能否在输入信号和时钟脉冲下进入有效状态，如果能自动进入有效状态则称为具有自启动功能；否有效状态，如果能自动进入有效状态则称为具有自启动功能；否则，称为则，称为“挂起挂起”。必须对所设计的电路进行修改。其方法是：。必须对所设计的电路进行修改。其方法是：在卡诺图的包围圈内，对无效状态在卡诺图的包围圈内，对无效状态x的原来取的原来取1画在圈内的，可试画在圈内的，可试改为改为0而不画入包围圈，或者相反。最后再进行检查，查到能够自而不画入包围圈，或者相反。最后再进行检查，查到能够自启动为止。启动为止。例例1 11 1、建立原始状态图、建立原始状态图设计一个按自然态序变化的设计一个按自然态

29、序变化的7 7进制同步加法计数器，计数规则为逢进制同步加法计数器，计数规则为逢七进七进1 1，产生一个进位输出。，产生一个进位输出。 000001010011 /0 110101100 /0 /0 /0 /0 /0排列顺序： /y nnnqqq012/12 2、状态化简、状态化简3 3、状态分配、状态分配已经最简已经最简。已是二进制状态。已是二进制状态。4 4、选触发器，列状态表，求时钟、输出、状态、驱动方程、选触发器，列状态表，求时钟、输出、状态、驱动方程因需用因需用3 3位二进制代码，选用位二进制代码，选用3 3个个cpcp下降沿触发的下降沿触发的jkjk触发器，分触发器，分别用别用ff0

30、ff0、ff1ff1、ff2ff2表示。表示。由于要求采用同步方案，故时钟方程为：由于要求采用同步方案，故时钟方程为：cpcpcpcp210 现 态 次 态 输 出 nnnqqq012 101112 nnnqqq y 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 00 0 0 0000001 000001010011 /0 110101100 /0 /0 /0 /0 /0排列顺序： /y nnnqqq012/1nnqqy12 nnqqj120、10k nqj01、nnqqk021 nnqqj012、nq

31、k12激励信号j2 k2j1 k1j0 k00 0 0 1 0 0 1 0 1 0 10 1 0 1 11 11 10 00 01 11 1001nnqq12nq00000100 nnqqj120、10k nqj01、nnqqk021 nnqqj012、nqk12 yff0 ff1 ff2cpq1q1q2q21j c11k 1j c1 1k 1j c11k&q0q0&1&6 6、画电路图、画电路图5 5、检查电路能否自启动、检查电路能否自启动将无效状态将无效状态111111代入状态方程计算：代入状态方程计算：0002120112102101101210nnnnnnnnn

32、nnnnnnnqqqqqqqqqqqqqqqq可见可见111111的次态为有效状态的次态为有效状态000000，电路能够自启动。，电路能够自启动。nnqqy21110110111111 011011001001000000100100用用jkjk触发器设计一个同步时序电路，实现下图所示状态图描述的功触发器设计一个同步时序电路，实现下图所示状态图描述的功能。要求电路能够自启动。能。要求电路能够自启动。例例2 2nnnnnnqqqqqq110211012状态表状态表 q2n+1q1n+1q0n+1q2n q1n q0n0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

33、1 0 00 0 0x x x0 0 11 1 0x x x 1 1 10 1 1将状态方程组变换为与将状态方程组变换为与jkjk触发器特征方程相同的形式触发器特征方程相同的形式nnnnnnnnnnnnnnnnnnnnnnnnqqqqqqqqqqqqqqqqqqqqqqqq010100110121211211202022012）（）（）（nnnnnnqjqkqjqkqjqk000011112222nnnnnnqkqjqkqjqkqj101021210202 nnnnnnnnnnnnnnnqqqqqqqqqqqqqqq010110121211202012检查多余状态检查多余状态q2nq1nq0n

34、q2n+1q1n+1q0n+1 0 1 0 1 0 1 1 0 1 0 1 0电路不具有自启动能力。电路不具有自启动能力。改变无效状态的次态：本例选择改变无效状态的次态：本例选择010010，原来次态为，原来次态为101101，现改为，现改为001001nnnnnnqkqjqkqjqkqj101021210202 nnnnnnnqkqjqkqjqkqqj1010212102102 cpcpq q1 1k kj j c1c1q q0 0k kj j c1c1q q2 2k k& & j j c1c1 设计一个序列脉冲检测电路，当连续输入设计一个序列脉冲检测电路，当连续输入111时

35、，电路的输出时，电路的输出为为1，其它情况下输出为，其它情况下输出为0。例例3 31 1、分析题意，建立原始状态图、分析题意，建立原始状态图s0初态初态 s11s211 s3111s0s1s2s3x/ys0/00/00/01/01/01/11/10/02 2、状态化简：、状态化简：以状态等价为基础以状态等价为基础s2ss10x/ys0/00/01/01/00/01/1状态化简就是将多个等价状态化简就是将多个等价状态合并成一个状态，把状态合并成一个状态，把多余的状态都去掉，从而多余的状态都去掉，从而得到最简的状态图得到最简的状态图。3 3、状态编码、状态编码该电路有该电路有3个状态，可以用个状态

36、，可以用2位二进制代码组合位二进制代码组合（00、01、10、11）中的）中的 三个代码表示。三个代码表示。s2ss10x/ys0/00/01/01/00/01/11/00/01/00/00/0x/y1/1q1q0000110s0=00s1=01s2=104 4、选择触发器的类型和个数、选择触发器的类型和个数选用选用2 2个个cpcp下降沿触发的下降沿触发的jkjk触发器，分别用触发器，分别用q q0 0、q q1 1表示。采用表示。采用同步方案。同步方案。1/00/01/00/00/0x/y1/1q1q0000110 输 入 现 态 次 态 输 出 x nnqq01 1011nnqq y 0

37、 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 驱动信号 j1 k1 j0 k0 0 0 1 0 1 0 0 1 0 1 1 0 xkxqjkqxjnn101010 1 nxqy15 5、根据状态表写出状态表和激励表、根据状态表写出状态表和激励表7 7、电路图、电路图xkxqjkqxjnn101010 1 yff0 ff11xq1q1 1j c11k 1j c11k&q0q0cp&1&6 6、检查电路能否自启动、检查电路能否自启动 001110 0/0

38、1/1 将无效状态将无效状态1111代入输出方程和状态方程计算代入输出方程和状态方程计算：电路能够自启动。电路能够自启动。nnnnnnnxqqxqqqqxq110110110nxqy1智能机器人能够识别并绕开障碍物，在充斥着障碍物的环境里自由行智能机器人能够识别并绕开障碍物，在充斥着障碍物的环境里自由行走。它的前端有一个走。它的前端有一个接触传感器接触传感器，当遇到障碍物时传感信号，当遇到障碍物时传感信号x=1，否，否则传感信号则传感信号x=0。它有两个控制信号。它有两个控制信号z1和和z0控制脚轮行走，控制脚轮行走， z1=1时时控制机器人左转，控制机器人左转，z0=1时控制机器人右转，时控

39、制机器人右转，z1z0=00时控制机器人直时控制机器人直行。机器人遇到障碍物时的转向规则是：若上一次是左转，则这一次行。机器人遇到障碍物时的转向规则是：若上一次是左转，则这一次右转，直到未探测到障碍物时直行；若上一次是右转，则这一次左转，右转，直到未探测到障碍物时直行；若上一次是右转，则这一次左转，直到未探测到障碍物时直行。试用直到未探测到障碍物时直行。试用d触发器设计一个机器人控制器，触发器设计一个机器人控制器，控制机器人的行走方式。控制机器人的行走方式。 例例4 4解：根据题意，机器人有以下四种可能的工作状态：解：根据题意，机器人有以下四种可能的工作状态： 当前直行，但上一次是左转当前直行

40、，但上一次是左转s0； 探测到障碍物，右转探测到障碍物，右转s1； 当前直行，但上一次是右转当前直行，但上一次是右转s2； 探测到障碍物，左转探测到障碍物，左转s3。 1/101/101/011/010/000/000/000/000/000/00s s0 0s s3 3s s2 2s s1 1x/zx/z1 1z z0 00/000/001/011/011/101/1011/1000/001111/1010/001001/0110/000101/0100/000010 xq1nq0n xq1nq0n01s0s0 /00s1/01s1s2 /00s1 /01s2s2 /00s3 /10s3s0

41、 /00s3 /10s0=00s1=01s2=10s3=111/101/101/011/010/000/000/000/000/000/00s s0 0s s3 3s s2 2s s1 1x/zx/z1 1z z0 00/000/001/011/011/101/1000000101nxqz1100 01 11 1001nnqq01x1znqxz1000 01 11 1001nnqq01x0z01010000 xq1nq0nq1n+1q0n+1d1d00000000001101001010100110000100010110101011101111111111100i00111nnnnnxqqq

42、qqxd10101100 01 11 1001nnqq01x1d01010101xd 000 01 11 1001nnqq01x0d时序逻辑图（略）在数字电路中，用来存放二进制数据或代码的电路称为在数字电路中，用来存放二进制数据或代码的电路称为寄存器寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储以存储1位二进制代码，存放位二进制代码，存放n位二进制代码的寄存器，需用位二进制代码的寄存器，需用n个触个触发器来构成。发器来构成。寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器只能并行送入数据，需要时也只能并行输

43、出只能并行送入数据，需要时也只能并行输出可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。串行输出，串行输入、并行输出，十分灵活，用途也很广。6.5 6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路6.5.1 6.5.1 寄存器和移位寄存器（了解功能）寄存器和移位寄存器（了解功能）1 寄存器寄存器特点：特点：只能寄存数据只能寄存数据,其特点是其特点是:数据并行

44、输入、并行输出。数据并行输入、并行输出。 cp 1 oe 1 e 1 e 1 e q1 q7 q0 d1 d7 d0 1d c1 1 1d c1 1d c1 寄存器：用来存储逻辑运算后的结果，也就是逻辑加、减、与、和之后的寄存器：用来存储逻辑运算后的结果，也就是逻辑加、减、与、和之后的运算结果运算结果锁存器：用来控制数据的传送，一般会有一个引脚来控制电平的输出。锁存器：用来控制数据的传送，一般会有一个引脚来控制电平的输出。2 移位寄存器移位寄存器1 1基本移位寄存器基本移位寄存器（1）右移寄存器（）右移寄存器（d触发器组成的触发器组成的4位右移寄存器）位右移寄存器）右移寄存器的结构特点：左边触

45、发器的输出端接右邻触发器的输入端。右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。qrc11d1dc1rq1dc1rq1dqrc1q0q1q2q3cpcrid串行输入串行输出d0d1d20ff1ff2ff3ff并 行 输 出d3移位寄存器移位寄存器不但可以寄存数码，而且在移位脉冲作用下，寄存器中的不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要数码可根据需要向左向左/向右向右移动移动1位或位或并行并行/串行串行数据的转换、数据的转换、数据处理数据处理功能。功能。qrc11d1dc1rq1dc1rq1dqrc1q0q1q2q3cpcrid串行输入串行输出d0d1d2

46、0ff1ff2ff3ff并 行 输 出d3 设移位寄存器的初始状态为设移位寄存器的初始状态为xxxx，串行输入数码，串行输入数码di=1101，从，从高位到低位依次输入。其状态表如下：高位到低位依次输入。其状态表如下：移位脉冲移位脉冲输入数码输入数码输输 出出cpdiq0 q1 q2 q30x x x x111 x x x1 1 x x12030 1 1 x141 0 1 1经过经过4 4个个cpcp，串行输入数据，串行输入数据变成并行输出数据。变成并行输出数据。从第从第5 5个个cpcp，寄存器的最右，寄存器的最右边又可以得到串行输出。边又可以得到串行输出。（2）左移寄存器）左移寄存器左移寄

47、存器的结构特点：右边触发器的输出端接左邻触发器的输入端。左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。1dc1rq1dqrc1q1d1dc1c1rqrcpcrd01dff0ff1ff23ff20并 行 输 出3qq1qqid串行输入串行输出2d3d 2 双向移位寄存器双向移位寄存器将右移寄存器和左移寄存器组合起来，并引入一控制端将右移寄存器和左移寄存器组合起来，并引入一控制端s便构成既可左便构成既可左移又可右移的双向移位寄存器移又可右移的双向移位寄存器d触发器组成的双向移位寄存器：触发器组成的双向移位寄存器：当当s=1时，时，d0=dsr、d1=q0、d2=q1、d3=q2，实

48、现右移操作；，实现右移操作；其中，其中，dsr为右移串行输入端，为右移串行输入端，dsl为左移串行输入端。为左移串行输入端。当当s=0时，时，d0=q1、d1=q2、d2=q3、d3=dsl，实现左移操作。，实现左移操作。rff1dc13q&1r1dc12ffq&1r1dc11ffq&1ff&c1r01dq1111qqqq1302cpcr串行输入sld（左移）串行输入dsr（右移）串行输出dor（右移）串行输出dol（左移）移位控制ss=1：右移s=0：左移并 行 输 出三、集成移位寄存器三、集成移位寄存器7419474194为四位双向移位寄存器为四位双向移位寄

49、存器0q1qs3d2d1d0d2q3q7419441235671516d0d1d2gndq3q2q1vcc74194891011121413rd3d0sq0srdcpslsr01srsls1cpdddddsl 和和dsr分别是左移和右移串行输入。分别是左移和右移串行输入。d0、d1、d2 2和和d3是并行输入端。是并行输入端。q0和和q3分别是左移和右移时的串行输出端，分别是左移和右移时的串行输出端，q0、q1、q2和和q3为并行输出端。为并行输出端。输输 入入输输 出出工作模式工作模式清零清零控控 制制串行输入串行输入时钟时钟并行输入并行输入rds1 s0dsl dsrcpd0 d1 d2

50、d3q0 q1 q2 q30 0 0 0 0异步清零异步清零10 0 q0n q1n q2n q3n保保 持持110 10 1 1 0 1 q0n q1n q2n0 q0n q1n q2n右右 移移111 01 01 0 q1n q2n q3n 1q1n q2n q3n 0左左 移移11 1 d0 d1 d2 d3d0 d1 d2 d3并行置数并行置数74194的功能表的功能表四、四、msimsi寄存器的应用寄存器的应用1. 1. 环形计数器环形计数器特点：特点：电路简单，电路简单，n位移位寄存器可以计位移位寄存器可以计n个数，实现模个数，实现模n的环形计数器。的环形计数器。0q1qs3d2d

51、1d0d2q3q74194srdcpdslsrd01111000start0q31000q0100q2q001010001msimsi寄存器模块的用途很广泛寄存器模块的用途很广泛, ,除了比较常用的存储数据和串行除了比较常用的存储数据和串行/ /并行数据并行数据转换以外，还有环形计数器、扭环形计数器、序列发生与检测等转换以外，还有环形计数器、扭环形计数器、序列发生与检测等2扭环形计数器扭环形计数器为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。一般来说，一般来说，n位移位寄存器可以组成模位移位寄存器可以组成模2n的扭环形计数器，只

52、需将末的扭环形计数器，只需将末级输出反相后，接到串行输入端。级输出反相后，接到串行输入端。qd1sr013sqqssld74194drddcpq02d1d32010清零1q100000012qq00000300111q11000111111011113.3.序列检测序列检测qd1sr013sqqssld74194drddcpq02d1d3201011y只有当只有当dsr 、q0、q1、q2、q3分别为分别为1、1、0、1、1时时,输出输出y才为才为1,因此可以用这一电路检测序列因此可以用这一电路检测序列11011。在数字电路中，用来统计输入脉冲个数的电路称为计数器。在数字电路中，用来统计输入脉

53、冲个数的电路称为计数器。计计数数器器同步计数器同步计数器异步计数器异步计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器6.5.2 6.5.2 计数器（掌握）计数器（掌握）按照按照cp按照编码按照编码计数过程中数计数过程中数字增减趋势字增减趋势二进制计数器二进制计数器（十进制）（十进制）bcd码计数器码计数器循环码计数器循环码计数器按照计数按照计数器的容量器的容量五进制计数器五进制计数器七进制计数器七进制计数器二十进制计数器二十进制计数器1.二进制计数器（模为二进制计数器（模为2n）1二进制异步计数器二进制异步计数器以以3位二进制加法计数器为例位二进制加法计数器为例 00000

54、1010011 111110101100 nnnqqq012 状状态态图图000001010011100101110111各个触发器的状态方程：各个触发器的状态方程：nnqq1时钟脉冲时钟脉冲cp方程：方程：cpcp 0nqcp01选用选用3个个cp下降沿触发的下降沿触发的jk触发器，分别用触发器，分别用q0、q1、q2表示。表示。各个触发器的驱动方程：各个触发器的驱动方程：1 kjnqcp12假如是假如是d触发器？触发器？假如是上升假如是上升沿沿jk触发器？触发器？时钟方程时钟方程： cp q0 q1 q2 时时序序图图q0每输入一个时钟脉冲翻转一次，每输入一个时钟脉冲翻转一次，q1在在q0

55、由由1变变0时翻转时翻转，q2在在q1由由1变变0时翻转。时翻转。nnqcpqcpcpcp12010111221100kjkjkj q0 q1 q2 1 ff0 ff1 ff2 cp 1j c1 1k 1j c1 1k 1j c1 1k 电路图电路图由于没有无效状态，电路能自启动。由于没有无效状态，电路能自启动。q0是二分频；是二分频；q1是四分频；是四分频；q2是八分频。是八分频。3位二进制异步减法计数器位二进制异步减法计数器状状态态图图选用选用3个个cp下降沿触发的下降沿触发的jk触发器，分别用触发器，分别用q q0 0、q q1 1、q q2 2表示。表示。000111110101100

56、011010001各个触发器的状态方程：各个触发器的状态方程：nnqq1时钟脉冲时钟脉冲cp方程：方程：cpcp 0nqcp01各个触发器的驱动方程：各个触发器的驱动方程：1 kjnqcp12cpq0q1q2时时序序图图2二进制同步计数器二进制同步计数器以以3位二进制加法计数器为例位二进制加法计数器为例选用选用3个个cp下降沿触发的下降沿触发的jk触发器，分别用触发器，分别用q0、q1、q2表示。表示。cpcpcpcp210时钟方程：时钟方程：000001010011100101110111各个触发器的驱动方程：各个触发器的驱动方程：nnnqqkjqkjkj0122011001时时序序图图 c

57、p q0 q1 q2 q0每输入一个时钟脉冲翻转一次；每输入一个时钟脉冲翻转一次；q1在在q0=1时，在下一个时，在下一个cp触发沿到来时翻转。触发沿到来时翻转。q2在在q0=q1=1时，在下一个时，在下一个cp触发沿到来时翻转触发沿到来时翻转。3位二进制同步减法计数器位二进制同步减法计数器选用选用3个个cp下降沿触发的下降沿触发的jk触发器，分别用触发器，分别用q0、q1、q2表示。表示。cpcpcpcp210时钟方程：时钟方程：000111110101100011010001nnnqqkjqkjkj0122011001驱动方程：驱动方程：时时序序图图 cp q0 q1 q2 2.2.集成计

58、数器集成计数器1.1.优点：体积小，功耗低，功能灵活。优点：体积小，功耗低，功能灵活。2.2.几种常用的集成计数器：几种常用的集成计数器：一、一、74lvc16174lvc161 是是4位集成二进制同步加法计数器，具有位集成二进制同步加法计数器，具有计数、保持、计数、保持、预置、异步（低电平）清零预置、异步（低电平）清零功能，功能， 74161 q0 q1 q2 q3 (b) 逻辑功能示意图 (a) 引脚排列图 16 15 14 13 12 11 10 9 74161 1 2 3 4 5 6 7 8 vcc tc q0 q1 q2 q3 cet pe cr cp d0 d1 d2 d3 ep

59、gnd cr d0 d1 d2 d3 cet cep cp rco pe 1、异步清零。与时钟无关，所以时间短暂。、异步清零。与时钟无关，所以时间短暂。2、同步并行置数。时钟处于上升沿。、同步并行置数。时钟处于上升沿。3、两个输入使能端只要有一个为低电平，不管时钟，此时数据保持。、两个输入使能端只要有一个为低电平，不管时钟，此时数据保持。注意：注意：cep=0，cet=1，进位输出，进位输出tc也保持不变。也保持不变。 cet=0，不管，不管cep如何，进位如何，进位tc=0。 tc=cet q0 q1q2 q3，主要用来作为芯片功能的扩展。主要用来作为芯片功能的扩展。4、计数。、计数。011

60、11cr清零清零0111pe预置预置 0 01 1cep cet使能使能cp时钟时钟 d3 d2 d1 d0 d3 d2 d1 d0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持计计 数数q3 q2 q1 q0输出输出工作模式工作模式异步异步清零清零同步同步置数置数数据保持数据保持数据保持数据保持加法计数加法计数74lvc16174lvc161的功能表的功能表二、集成计数器二、集成计数器74161的应用的应用现有的现有的74161是是16进制计数器构成进制计数器构成n进制计数器时，如果进制计数器时，如果n16,则需要多片。分别介绍：则需要多片。分别介绍：举例：用举例：用74161组成组成六进制六进制计数器计数器实现方法有两种：反馈清零法和反馈置数法实现方法有两种：反馈清零法和反馈置数法（