DSP最小系统PPT学习教案

1、会计学1DSP最小系统最小系统第8章 DSP的最小硬件系统设计8.1 概述 最小硬件电路一般包括：电源、时钟电路、复位电路、电平转换电路、仿真器接口JTAG电路以及可扩展的硬件接口（如I/O、D/A、SRAM等）。DSP的基本硬件组成第1页/共30页电源DSP微控制器使用的电源是数字电源，为了降低芯片的功耗，它们大多采用低电压方式，并且内核电压和I/O电压分开供电。I/O电源一般采用3.3V电压，内核供电为3.3V或1.9V。 因一般采用外部5V电源供电，需将5V电源变换为3.3V以给CPU供电，可以采用MAXIM公司的稳压电压芯片，如MAX748和MAX654/649/652等；还可以采用T

2、I公司的稳压电压芯片，如TPS75733和TPS333Q等。 TPS75733在上电复位时，它可以产生一个长达200mS的低电平复位信号，以满足LF2407A DSP控制器的系统上电复位要求，它的输出电流范围为0mA500mA，可以提供稳定的3.3V固定输出，能够满足DSP对供电电源的要求。 图7.2 TPS75733的引脚图OUTPUTENGNDINFB/PG第2页/共30页电源240X电源第3页/共30页DSPs的一些I/O管脚是双向的，方向由内核控制。I/O电压一旦被加上以后，I/O管脚就立即被驱动，如果此时还没加核电压，那么I/O的方向可能就不确定是输入还是输出。如果是输出，且这时与之

3、相连的其它器件的管脚也处于输出状态，那么就会造成时序的紊乱或者对器件本身造成损伤。这种情况下，就需要核电压比I/O电压先加载，至少是同时加载。电源加电次序第4页/共30页控制加电次序第5页/共30页控制加电次序第6页/共30页第8章 DSP的最小硬件系统设计8.1 概述 RSLF2407A DSP控制器中，有四种可能的原因会导致复位：n 看门狗定时器复位n 软件产生的复位n 非法地址引起的复位n 复位引脚 有效。其中前三个原因由DSP内部产生，最后一个是由受外部引脚控制产生的。复位引脚需要一个有效的低电平脉冲作为其外部复位脉冲，通常宽度不低于系统时时钟周期的脉冲，以保证DSP芯片能够识别。复位

4、电路RS第7页/共30页复位电路1、简单复位电路第8页/共30页复位电路RC复位1、简单复位电路第9页/共30页复位电路增加放电回路的RC复位1、简单复位电路第10页/共30页复位电路带电压监控功能的复位电路1、简单复位电路第11页/共30页具有稳定门槛电压和电压监控功能的复位电路1、简单复位电路复位电路第12页/共30页复位电路实用的复位电路1、简单复位电路第13页/共30页复位电路2、集成复位电路集成复位监控电路1第14页/共30页复位电路2、集成复位电路集成复位监控电路2第15页/共30页复位电路2、集成复位电路集成复位监控电路3第16页/共30页复位电路2、集成复位电路集成复位监控电路

5、4第17页/共30页复位电路2、集成复位电路集成复位监控电路4第18页/共30页时钟电路TMS320LF2407A DSP控制器使用嵌入到CPU内核的锁相环（PLL）电路，从一个较低频率的外部时钟合成片内的时钟。锁相环的时钟模块电路图第19页/共30页时钟电路锁相环的时钟模块电路图PLL时钟模块提供了以下两种操作：晶振：晶振工作模式允许使用一个外部晶体振荡器或谐振器，来提供器件的时钟基频。外部时钟源：这种工作模式允许内部的振荡器被旁路。器件的时钟来自连接到XTAL1/CLKIN引脚的外部时钟源输入，这种情况下，外部振荡器时钟连接到XTAL1/CLKIN引脚。第20页/共30页时钟电路回路滤波元

6、件 240 xA器件的PLL模块需要外部的RC元件进行回路滤波。保持回路滤波的元件要接到PLLF和PLLF2引脚。这是噪声的主要输入口，噪声干扰会增加抖动。 PLL电路的PCB图中的所有走线必须尽可能地短。另外，由回路滤波元件组成的回路区域、PCB绘图以及DSP芯片都应当尽可能地小。在PLLVCCA和VSS引脚之间要接一个旁路电容（0.010.1F的陶瓷电容）。滤波电路第21页/共30页R E ST时钟模块的旁路模式第22页/共30页JTAG仿真接口功能：用户可以通过PC调试，下载应用软件到指定的应用板。用户可在应用板上设计自己的JTAG接口。下图为TI公司IEEE1149.1标准的通用JTA

7、G接口的定义。JTAG引脚EMU0：EMU0引脚，需要3.3V上拉。EMU1：EMU1引脚，需要3.3V上拉。GND：地，是仿真器与DSP用户系统的共地信号连线。PD（VCC）：此引脚必须连接到DSP应用板的5V电源端，由用户供电。TCK：测试时钟引脚，该信号来自仿真器。TCK_RET：测试时钟返回引脚。TDI：测试数据输入引脚。TDO：测试数据输出引脚。TMS：测试模式选择引脚。TRST：测试复位引脚。 第23页/共30页JTAG仿真接口JTAG与板上DSP的连接图第24页/共30页DSP的电平转换电路DSP应用系统的驱动电源以及外围器件有3.3V的，也有5V的。多数DSP器件为3.3V的，

8、由于DSP的外围器件一般为5V的居多，如EPROM、RAM、A/D、D/A以及与计算机的通信接口等等。为保证DSP及其外围器件工作的安全可靠性，这就存在一个DSP与外围器件之间的电平转换问题。 对3.3V低电压DSP器件来讲，其引脚信号高低电平的门限值与普通5V TTL门限相同，故DSP的输出信号可以直接驱动5V外围器件的输入，不需要附加电平转换电路： 由于DSP引脚允许输入信号电压的范围为03.6V，不可以承受5V的输入信号电压，因此，在DSP与其外围器件之间应进行电平转换。考虑以下两种情形。1）与3V器件的接口。与3V器件（如3V Flash）接口比较简单，由于两者电平一致，可以直接相接。2）与5V器件的接口。在设计与5V器件的接口时，首先需要仔细分析5V的电平转换标准，这可以从器件的电气性能说明中获得。可在中间增加