数电数字频率计的设计

1、武汉理工大学数字电子技术课程设计说明书课程设计任务书学生姓名： 专业班级： 通信1104 指导教师： 刘可文 工作单位： 武汉理工大学 题 目: 数字频率计设计 初始条件： 本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等，也可以使用单片机系统构建简易频率计。用数码管显示频率计数值。要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周。2、技术要求：1）设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。2）测量频率范围：109999Hz。3）测量信号类型：正弦波、方波

2、和三角波。4）测量信号幅值：0.55V。5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。3、查阅至少5篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排： 1、2013年5月 16日，布置课设具体实施计划与课程设计报告格式的要求说明2、2013年6月28日至2013年6月30日，方案选择和电路设计。3、2013年7月1日至2013年7月3日，电路调试和设计说明书撰写。4、2013年7月5日，上交课程设计成果及报

3、告，同时进行答辩。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日 目 录摘要Abstract1设计内容及要求12方案设计2 2.1待选方案2 2.2方案比较4 2.3最终方案43各模块电路的选择及工作原理7 3.1时基电路7 3.2逻辑控制电路8 3.3计数器9 3.4锁存器10 3.5译码器104各部分仿真图115遇到的问题及体会166总结17参考文献18附录一：电路总图20附录二：元器件清单列表21附录三：实物图22 摘要频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频

4、率f=N/T。频率测量中直接测量的数字频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形操作之后形成方波信号，加到与非门的另一个输入端上.该与非门起到主阀门的作用,在与非门第二个人输入端上加阀门控制信号,控制信号为低电平时阀门关闭,无信号进入计数器;控制信号为高电频时,阀门开启整形后的信号进入计数器,若阀门控制信号取1s,则在阀门时间1s内计数器得到的脉冲数N就是被测信号的频率.频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。在传统的生产制造企业中，在计量实验室中，在无线通

5、讯测试中都需要用到频率计。本频率计是由ne555产生时基信号，控制闸门与非门的导通，计数器74ls90计数，单稳态触发器74ls122触发锁存数据，四段共阴数码管显示频率。该设计方案简单、实用、经济，能够测量109999Hz幅度为0.55V的方波信号的频率，且精度为1Hz。关键字：频率计 时基信号 计数器 单稳态触发器 AbstractFrequency meter is also known as the frequency counter, is a special kind of the measured signal frequency

6、 measurement of electronic measuring instruments. The basic working principle is when the number of cycles of a measured signal in a specific period of time in the NT.When the frequency of f=N/T,the measured signal. Direct digital frequency of frequencymeter mainly consists of four parts: 

7、base (T) circuit,input circuit,a counting display circuit and a control circuit.In one measurementcycle process,the measured signal in the input circuit after amplification, shaping, differential operation after the formation of the square wave signal,the other input to the

8、NAND gate.The gate to the main value action,and a value control signal at the second input NAND gate,the control signals for the low value is closed,no signal into the counter; control signal is high frequency, the valve opening signal after shaping the into the counter

9、,if the value control signal from 1s,a counter in the value time 1s in the pulse number N is the frequency of the measured signal.Frequency meter can quickly and accurately capture the variationof the measured signal frequency, therefore, frequency meter has a very wide range of

10、applications.In the traditional manufacturing enterprises,in the metrology laboratory,in wireless communications tests are used in  frequency meter. The frequency meter is a time signal by NE555,the control gate NAND gate turn on, counter 74ls90 count,monos table trigger 74l

11、s122 trigger latch data,seven segments digital display frequency.The design is simple,practical,economic,capable of measuring  109999Hz by 0.55V square wave signal frequency,and the accuracy of 1Hz.Keywords: frequency meter  time-base  counter  monostable trig

12、gerI武汉理工大学数字电子技术课程设计说明书1设计内容及要求1、课程设计工作量：1周。2、技术要求：1）设计一个频率计。要求用4位7段数码管显示待测频率，格式为0000Hz。2）测量频率范围：109999Hz。3）测量信号类型：正弦波、方波和三角波。4）测量信号幅值：0.55V。5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。3、查阅至少5篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。2方案选择2.1待选方案方案

13、一的系统框图见图2-1。图2-1 方案一的系统框图 方案一的工作原理：所谓频率，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得这个周期信号的重复变化次数为N，则其频率可表示为f =N/T。 图2-1所示是数字频率计的组成框图。被测信号经放大整形电路变成计数器所要求的脉冲信号I,其频率与被测信号的频率相同。时基信号提供标准时间基准信号，其高电平持续时间t1=1s,当1s信号到来时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，知道1s信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率为N（Hz）。逻辑控制电路的作用有两个：一时产生锁

14、存脉冲，使显示器上的数字稳定；二是产生清零脉冲，使计数器每次测量从0开始计数。各信号之间的时序关系如图2-2。 图2-2 方案一波形关系方案二的系统框图见图2-3。待测频率方波放大电路闸门电路单片机译码显示图2-3 方案二的系统框图方案二的工作原理：该方案通过单片机为频率计的核心，由单片机的定时计数器产生1s钟的通过闸门信号，且同时单片机计中的定时计数器记下该段时间的脉冲，在通过单片机计算将数据送到IO口，在通过译码器译码驱动显示出相应测试出的频率。2.2方案比较方案一：该方案由纯硬件电路搭出的频率计电路，电路复杂，计算复杂，但电路为纯硬件电路不需要编程。方案二：该方案通过单片编程实现数字频率

15、计的设计，电路简单，但要涉及到单片机编程。2.3最终方案由于此次课设为数电课设，为了更好地理解和运用数电知识，同时若要选择单片机方案还得学习单片机，鉴于时间有限，所以选择方案一。3各模块电路的选择及工作原理3.1时基电路方案一：用555定时器构成多谐振荡器，原理如图3-1。此课程设计中所需要的时钟信号约为1HZ，由于555定时器内部的比较器灵敏度高。输出驱动电流大，功能灵活，且采用差分电路形式，它的震荡频率受电源电压和温度的影响很小。改变R、C的值就能够改变其频率。所以由555定时器构成的多谐振荡器频率稳定且易于调节。 图3-1 555构成的多谐振荡器原理图 方案二：利用门电路构成多谐振荡器，

16、原理如图3-2。门电路构成的多谐振荡器利用RC电路的充放电特性，通过控制时间常数来产生方波时钟信号。但是其稳定度比较低，而且特性与所用门电路的特性直接挂钩，而且输出波形受到电源的影响特别大，不容易控制。 图3-2 门电路构成的多谐振荡器原理图 方案选择：经过分析和对比设计的要求，在所需频率较低，时基脉冲的发生选用方案一。 方案一原理分析：时基电路的作用是产生一个标准时间信号（高电平持续时间为1s）。若振荡器的频率f=1（t1+t2)=0.8Hz，则振荡器的输出波形如图2-2的波形所示，其中t1=1s,t2=0.25s。由公式t1=0.7(R1+R2)C和t2=0.7R2C，可计算出电阻R1,R

17、2及电容C的值。若取电容C=10uf,则R2=t2/0.7C=35.7k 取标称值36kR1=(t1/0.7C)-R2=107k 取R1=47k,RP=100k 图3-3是时基电路原理图。图中接通电源后，电容被充电，当上升到2VCC/3时，使为低电平，同时放电三极管T导通，此时电容C通过和T放电，下降。当下降到VCC/3时，翻转为高电平。电容器C放电所需的时间为当放电结束时，T截止，将通过、向电容C充电，由VCC/3上升到2VCC/3所需的时间为当上升到2VCC/3时，电路又翻转为低电平。如此周而复始，于是在电路的输出端就得到一个周期性的矩形波。 图3-3时基电路原理图3.2放大整形电路为保证

18、测量精度，在整形电路的输入端加以前置放大器。对幅度较低的被测信号经放大后再送入整形器整形。如3-4为整形电路原理图。此电路采用晶体管3DG100与74LS00等组成，其中3DG100为放大器，可对周期信号进行放大再传入整形器中对信号进行整形，使之成为矩形脉冲。 图3-3 放大整形原理图3.3逻辑控制电路根据图2-2所示的波形，在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号。脉冲信号和可由两个单稳态触发器74LS123产生，它们的脉冲宽度由电路的时间常数决定。设锁存信号和清零信号的脉冲宽度tw相同，如果要求tw=0.02s,则得 tw=0.45RC=0.02s若

19、取R=10k,则 C=tw/0.45R=4.4uf 取标称值4.7uf由74LS123的功能表表3-1可得，1RD=1B=1、触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一负脉冲，其波形关系正好满足图3.1.b所示的波形和的要求，手动复位开关S按下时，计数器清零。 表3-1 74LS123的功能表 图3-4 74LS123引脚图 图3-5 逻辑控制电路原理图3.4计数器方案一：采用74ls161集成计数器，计数方便，通过反馈清零法，可轻松实现清零功能。方案二：采用74ls90二、五、十进制计数器，通过该芯片实现十进制计数十分容易，无需额外的元器件即可。方案选择：经过分析和

20、比较，我们选用放案二。方案二原理：为了提高计数速度，可采用同步计数器。采用4个74LS90D二-五-十进制计数器，该芯片无需额外的元器件就可实现十进制计数，所以首选。计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号由石英晶体多谐振荡器电路产生，经整形分频后，

21、产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的.由于频率计的测量范围19999Hz，因此采用十进制计数器74LS90D，它不仅可用于对脉冲进行计数，还可用于分频；此电路则需分频，N位进制计数器就是N分频器。3.5锁存器 此处选择上升沿触发的D触发器74Ls273。锁存器是构成各种时序电路的存储单元电路，其具有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。在确定的时间内（1s）,计数器的计数结果必须经锁定后才能获得稳

22、定的显示值.锁存器的作用通过触发脉冲控制.将测得的数据寄存起来,送显示译码器.锁存器可以采用8位并行输入寄存器.为使数据稳定,采用边沿触发方式的器件.在确定的时间内计数器的技术结果必须经锁定后才能获得稳定的显示值。锁存器的作用是通过触发脉冲控制，将测量的数据寄存起来，送入译码显示器。锁存器可以采用一般的8位并行输入寄存器。 此电路采用74LS273N锁存器，芯片引脚如图3-5图所示。其作用是将计数器在1s结束时锁记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当1s计数结束时，通过逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。选用两个8位锁存器74LS273N可以完成上计数

23、功能。当时钟脉冲CP的正跳变来到时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态的Q不变。所以在计数期间内，计数器的输出不会送到译码显示译码器。 图3-5 锁存器74LS273引脚图3.6译码器 译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。 显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。本设计译码显示器则采用十进制7

24、4LS48来实现，图3-6为74ls48的功能表，其作用是把BCD码表示的十进制数转换成能驱动数码管正常显示的段信号，以获得数字显示。4各部分仿真图 图4-1 时基电路仿真图 图4-2 放大整形电路仿真图 图4-3逻辑控制电路控制锁存 图4-4 逻辑控制电路控制锁存和清零 图4-5总电路正弦波仿真图 图4-6 总图三角波仿真图5遇到的问题及体会 （1）仿真过程中，由于线和节点太多，经常容易连错，导致结果出不来。首先应该认真检查走线，要尽量有规律地布线，这样更清晰，也更容易发现错误。在检查不出错误时，可以用示波器逐一检查每一部分的功能是否能实现，这样就可以发现那一部分出现错误，认真检查，这样就可

25、以更快地发现并改正错误。（2）在调时基电路时，按照理论值无法实现功能，即可能存在误差。这就需要足够的耐心慢慢改变电阻，观察波形，直到对的波形出现。本次课程设计中，时基电路一直没能调好，连在总电路上无法实现功能，说明自己还是没有将足够的精力和耐心放在上面，应该用更端正的态度对待本次课程设计。（3）时基信号的信号若是0.8Hz，数码管要显示信号的频率要等很长时间。当仅仅测试后半部分功能时，可以用函数发生器代替时基电路，将频率调成8Hz，此时数码管上显示的若是信号频率的十分之一，就说明电路可以实现功能。这样可以更快地验证电路是否正确。（4）由于花太多时间在仿真上，最后没时间对实物进行调试，而且仿真没出来实物大概也不会出来，感到很遗憾。以后要合理安排时间，最开始就静下心来做，尽量避免一团乱麻的情况下找错误，这样会很浪费时间。6总结通过这次的模拟电路课程设计，不仅让我更深入地了解了很多专业知识，同时也在完成课设的过程中明白了许多道理。经过一周的学习与设计，我对于数字频率计的组成与功用有了了解与掌握，并了解掌握了芯片74LS123、74LS90、74LS00登芯片的功能与连接，并且对于译码显示器、计数器与锁存器的工作有了更深的认识与了