集成电路工艺复习资料

1、1. 特征尺寸（ Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。在双极技术中，特征尺寸通常指接触孔的尺寸。2. 集成电路制造步骤：Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装)Final test(终测)3. 单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。区熔法（FZ法）的特点使用掺杂

2、好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。4. 不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。例如迁移率，界面态等。MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。5. 硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。氧化方式及其化学反应式：干氧氧化：SiO2 SiO2湿氧氧化

3、：Si H2O O2 SiO2+H2水汽氧化：Si H2O SiO2 H2硅的氧化温度：750 11006. 硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7. 在实际的SiO2 Si 系统中，存在四种电荷。. 可动电荷： 指Na、K离子，来源于工艺中的化学试剂、器皿和各种沾污等。. 固定电荷：指位于SiO2 Si 界面2nm以内的过剩硅离子，可采用掺氯氧化降低。. 界面态：指界面陷阱电荷(缺陷、悬挂键），可以采用氢气退火降低。. 陷阱电荷：由辐射产生。8. （硅热氧化）

4、掺氯氧化工艺在氧化工艺中，通常在氧化系统中通入少量的HCl气体（浓度在3以下）以改善SiO2 Si的界面特性。其优点： .氯离子进入SiO2Si界面与正电荷中和以减少界面处的电荷积累。 .氧化前通入氯气处理氧化系统以减少可动离子沾污。9. SiO2-Si界面的杂质分凝（Dopant Segregation）：高温过程中，杂质在两种材料中重新分布，氧化硅吸引受主杂质（B）、排斥施主杂质（P、 As）。10. SiO2在集成电路中的用途栅氧层：做MOS结构的电介质层（热生长）场氧层：限制带电载流子的场区隔离（热生长或沉积）保护层：保护器件以免划伤和离子沾污（热生长） 注入阻挡层：局部离子注入掺杂时

5、，阻挡注入掺杂（热生长）垫氧层：减小氮化硅与硅之间应力（热生长）注入缓冲层：减小离子注入损伤及沟道效应（热生长）层间介质：用于导电金属之间的绝缘（沉积）11. 硅热氧化工艺中影响二氧化硅生长的因素氧化温度；氧化时间；掺杂效应：重掺杂的硅要比轻掺杂的氧化速率快硅片晶向：<111>硅单晶的氧化速率比<100>稍快反应室的压力：压力越高氧化速率越快氧化方式：湿氧氧化比干氧氧化速度快12. 热生长氧化层与沉积氧化层的区别结构及质量：热生长的比沉积的结构致密，质量好。成膜温度：热生长的比沉积的温度高。可在400获得沉积氧化层，在第一层金属布线形成完进行，做为金属之间的层间介质和顶

6、层钝化层。硅消耗：热生长的消耗硅，沉积的不消耗硅。13. 杂质在硅中的扩散机制间隙式扩散；替位式扩散。14. 扩散杂质的余误差函数分布特点（恒定表面源扩散属于此分布）杂质表面浓度由该种杂质在扩散温度下的固溶度所决定。当扩散温度不变时，表面杂质浓度维持不变；扩散时间越长，扩散温度越高，则扩散进入硅片内的杂质总量就越多；扩散时间越长，扩散温度越高，杂质扩散得越深。15. 扩散杂质的高斯分布特点（有限源扩散属于此分布）在整个扩散过程中，杂质总量保持不变；扩散时间越长，扩散温度越高，则杂质扩散得越深，表面浓度越低；表面杂质浓度可控。16. 结深的定义杂质扩散浓度分布曲线与衬底掺杂浓度曲线交点的位置称为

7、结深。17. 离子注入的概念：离子注入是在高真空的复杂系统中，产生电离杂质并形成高能量的离子束，入射到硅片靶中进行掺杂的过程。18. 离子注入工艺相对于热扩散工艺的优缺点：优点：精确地控制掺杂浓度和掺杂深度；可以获得任意的杂质浓度分布；杂质浓度均匀性、重复性好；掺杂温度低；沾污少；无固溶度极限。缺点：高能杂质离子轰击硅原子将产生晶格损伤；注入设备复杂昂贵。19. 离子注入效应沟道效应：当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时就发生了沟道效应。控制沟道效应的方法：倾斜硅片；缓冲氧化层；硅预非晶化（低能量（1KEV）浅注入应用非常有效）；使用质量较大的原子。注入损伤：高能杂质离子轰击硅原

8、子将产生晶格损伤。消除晶格损伤的方法：注入缓冲层；离子注入退火工艺。20. 离子注入退火工艺目的：消除晶格损伤，并且使注入的杂质转入替位位置从而实现电激活。高温热退火 通常的退火温度：950，时间：30分钟左右 缺点：高温会导致杂质的再分布。快速热退火 采用RTP，在较短的时间（103102 秒）内完成退火。 优点：杂质浓度分布基本不发生变化 21. 在先进的CMOS 工艺中，离子注入的应用深埋层注入；倒掺杂阱注入；穿通阻挡层注入；阈值电压调整注入； 轻掺杂漏区（LDD）注入；源漏注入；多晶硅栅掺杂注入；沟槽电容器注入；超浅结注入；绝缘体上的硅（SOI）中的氧注入。22. 部分离子注入工艺的作

9、用深埋层注入：高能（大于200KEV）离子注入，深埋层的作用：减小衬底横向寄生电阻，控制CMOS的闩锁效应。倒掺杂阱注入：高能量离子注入使阱中较深处杂质浓度较大，倒掺杂阱改进CMOS器件的抗闩锁和穿通能力。穿通阻挡层注入：作用：防止亚微米及以下的短沟道器件源漏穿通，保证源漏耐压。轻掺杂漏区（LDD）注入：减小最大电场，增强抗击穿和热载流子能力。超浅结注入：大束流低能注入。作用：抑制短沟道效应23. 光刻的概念光刻是把掩膜版上的电路图形精确地转移到硅片表面光刻胶膜上的过程。光刻是集成电路制造的关键工艺。24. 光刻工艺的8个基本步骤：气相成底膜；旋转涂胶；软烘；对准和曝光；曝光后烘培（PEB）；

10、显影；坚膜烘培；显影检查。25. 什么是光刻胶、光刻胶的用途、光刻对光刻胶的要求光刻胶是一种有机化合物，它受紫外线曝光后在显影液中的溶解度发生显著变化，而未曝光的部分在显影液中几乎不溶解。光刻胶的用途：做硅片上的图形模版（从掩膜版转移到硅片上的图 形）；在后续工艺中，保护下面的材料（例如刻蚀或离子注入）。光刻对光刻胶的要求：分辨率高；对比度好；敏感度好；粘滞性好粘附性好；抗蚀性好；颗粒少。26. 正胶和负胶区别正胶：曝光的部分易溶解，占主导地位；负胶：曝光的部分不易溶解。负胶的粘附性和抗刻蚀性能好，但分辨率低。27. 数值孔径（NA）28. 分辨率（R）分辨率是将硅片上两个相邻的关键尺寸图形区

11、分开的能力。分辨率是光刻中一个重要的性能指标。k为工艺因子，范围是0.60.8；为光源的波长；NA为曝光系统的数值孔径。提高分辨率的方法：减小工艺因子k：先进曝光技术减小光源的波长：汞灯®准分子激光（®等离子体）增大介质折射率：浸入式曝光增大m：增大透镜半径、减小焦距29. 焦深（DOF）焦深是焦点上下的一个范围，在这个范围内图像连续保持清晰。焦深类似照相的景深，集成电路光刻中的景深很小，一般在1.0m左右。焦深限制光刻胶厚度，并要求表面平坦化30. 刻蚀的概念、工艺目的、分类、应用概念：用化学或物理的方法，有选择地去除硅片表面层材料的过程称为刻蚀。工艺目的：把光刻胶图形精

12、确地转移到硅片上，最后达到复制掩膜版图形的目的。刻蚀是在硅片上复制图形的最后图形转移工艺，是集成电路制造的重要工艺之一。刻蚀的分类：按工艺目的分类：有图形刻蚀、无图形刻蚀。无图形刻蚀：材料去除和回蚀。按工艺手段分类：干法刻蚀和湿法刻蚀。按刻蚀材料分类：金属刻蚀、介质刻蚀、硅刻蚀。应用：在硅片上制作不同的特征图形，包括选择性氧化的氮化硅掩蔽层、沟槽隔离和硅槽电容的沟槽、多晶硅栅、金属互联线、接触孔和通孔。31. 干法刻蚀与湿法刻蚀把硅片置于气态产生的等离子体，等离子体中的带正电离子物理轰击硅片表面，等离子体中的反应粒子与硅片表面发生化学反应，从而去除暴露的表面材料。干法刻蚀用物理和化学方法，可实

13、现各向异性刻蚀，能实现图形的精确转移。干法刻蚀是集成电路刻蚀工艺的主流技术，广泛用于有图形刻蚀、回蚀和部分材料去除工艺。把硅片置于液体化学试剂，化学腐蚀液与硅片表面发生化学反应，从而去除暴露的表面材料。湿法刻蚀用化学方法，一般是各向同性刻蚀，不能实现图形的精确转移。湿法刻蚀基本只用于部分材料去除工艺。32. 干法刻蚀的优缺点（与湿法刻蚀比）优点：刻蚀剖面各向异性，非常好的侧壁剖面控制；好的CD控制；最小的光刻胶脱落或粘附问题；好的片内、片间、批间的刻蚀均匀性；化学品使用费用低。（为什么现代集成电路工艺多采用干法刻蚀？）缺点：对下层材料的刻蚀选择比较差；等离子体诱导损伤；设备昂贵。33. 刻蚀参

14、数刻蚀速率；刻蚀偏差；选择比；均匀性；刻蚀剖面。34. ULSI对刻蚀的要求对不需要刻蚀的材料（主要是光刻胶和下层材料）的高选择比；可接受产能的刻蚀速率；好的侧壁剖面控制；好的片内均匀性；低的器件损伤；宽的工艺窗口。35. 为什么0.25微米以下工艺的干法刻蚀需要高密度等离子体？传统的RIE系统等离子体离化率最大0.1%，因而需要较多的气体以产生足够的粒子。较高的气压使得粒子碰撞频繁，反应粒子很难进入小尺寸高深宽比图形，反应产物也很难排出。高密度等离子体的离化率达到10%，用于0.25微米以下的工艺。36. 为什么多晶硅的干法刻蚀要采用氯基气体而不是氟基气体？ 不用SF6等F基气体是因为Cl基

15、气体刻蚀多晶硅对下层的栅氧化层有较高的选择比。37. 化学气相沉积CVD的概念 （Chemical Vapor Deposition）化学气相沉积是利用电阻加热、等离子体、光辐射等能源使某些气态物质发生化学反应，生成固态物质并沉积在衬底表面形成薄膜的过程。38. 集成电路对薄膜的要求好的台阶覆盖能力；填充高深宽比间隙的能力；好的厚度均匀性；高纯度和高密度；受控制的化学剂量；高度的结构完整性和低的应力；好的电学特性；对衬底材料或下层膜有好的粘附性。39. 描述CVD生长的简化过程。写出影响CVD生长速率的因素自己整理影响CVD生长速率的因素：质量传输限制（常压CVD）；表面反应限制（低压CVD）

16、；CVD气流动力学；CVD反应中的压力。40. 异类反应和同类反应异类反应：反应发生在硅片表面或非常接近表面。同类反应：反应发生在离硅片很远的高空。必须避免同类反应生成薄膜束状物，同类反应产生的薄膜粘附性差、质量差、均匀性差。41. 常压CVD系统（APCVD）质量输运限制为主、气流控制要求高。优点：沉积速度高。缺点：膜致密性差、颗粒多，气体消耗大、硅片不可密集摆放，台阶覆盖差（主要决定于反应气体）。42. 低压CVD系统（LPCVD）反应速度限制为主、温度控制要求高。优点：膜致密、颗粒少，硅片可密集摆放，台阶覆盖较好（主要决定于反应气体）。缺点：速度较慢。43. 在APCVD SiO2时掺杂

17、PH3，形成磷硅玻璃（PSG）。优点：吸附可动离子电荷改善器件界面，降低玻璃的软化点温度易于平坦化。缺点：易吸潮，一般控制P2O5的含量在4以下。44. 沉积多晶硅采用什么CVD工具？掺杂的PolySi的主要用途。写出掺杂的PolySi做栅电极的6个原因。沉积多晶硅采用LPCVD。用途：掺杂的PolySi在MOS器件中用做栅电极；掺杂的PolySi做多晶电阻及桥联；PIP电容的上下电极。掺杂的PolySi做栅电极的原因：通过掺杂可得到特定的电阻；与SiO2有优良的界面特性；和后续高温工艺的兼容性；比金属电极（如Al）更高的可靠性；在陡峭的结构上沉积的均匀性；实现栅的自对准工艺。45. 蒸发的优

18、缺点优点：成膜速率高（能蒸发5微米厚的铝膜）；金属膜纯度高缺点：台阶覆盖能力差；不能沉积金属合金46. 溅射的优缺点优点：台阶覆盖能力好；能沉积金属合金；能进行原位溅射刻蚀缺点：溅射速率低, 金属膜含氩47. 电镀的优缺点优点：非常好的间隙填充能力，成本低、温度低缺点：需要导电种子层，控制复杂48. 高能离子轰击离子反射（能量很小）；离子吸附（<10eV），能量转化热能；离子注入（>10keV），能量改变结构；溅射（0.5keV5keV），溅射原子能量1050eV。49. 铝互连的优缺点优点：电阻率低；铝的成本低；与硅和二氧化硅的粘附性好；易于沉积成膜（蒸发、溅射）；易于刻蚀；抗腐

19、蚀性能好，因为铝表面总是有一层抗腐蚀性好的氧化层（Al2O3）；接触电阻低（欧姆接触）。缺点：结穿刺现象；电迁移现象。50. 铝的结穿刺现象在纯铝和硅的界面加热合金化过程中（450500） ，硅开始溶解在铝中直到在铝中的浓度达到0.5，该过程消耗硅并在硅中形成空洞，可穿透浅结，引起短路。解决方法：使用含硅（12%）的铝合金，铝中硅已饱和，抑制硅向铝中扩散；引入阻挡层金属（例如TiN）以抑制硅扩散。51. 电迁移现象当金属线流过大密度的电流时，电子和金属原子的碰撞引起金属原子的移动导致金属原子的消耗和堆积。电迁移现象会造成金属线开路、两条邻近的金属线短路。纯铝的电迁移现象非常严重。解决方法：使用

20、含0.5 %铜的铝合金52. 铜互连的优点及采取的工艺措施优点：电阻率更低；电流密度高：抗电迁徙能力好于铝，铜合金中加入Al或Ti进一步增强抗电迁移；更少的工艺步骤：采用大马士革方法，减少2030；易于沉积（铜CVD、电镀铜）；铜的成本低。缺点：不能干法刻蚀铜；铜在硅和二氧化硅中扩散很快，芯片中的铜杂质沾污使电路性能变坏；抗腐蚀性能差；粘附性差。工艺措施：采用大马士革工艺回避干法刻蚀铜；采用电镀来满足大马士革工艺对间隙填充的要求；用阻挡层金属（例如Ta）增强粘附阻挡扩散；用金属钨做底层金属解决了器件的铜沾污。53. 硅化物及其作用硅化物是在高温下难熔金属（通常是钛Ti、钴Co）与硅反应形成的金

21、属化合物（如TiSi2、CoSi2 ）。其作用：降低器件寄生电阻；降低接触电阻；作为金属与硅之间的粘合剂。54. 化学机械平坦化CMP （Chemical Mechanical Planarization）也称为化学机械抛光CMP（Chemical Mechanical Polish）是通过化学反应和机械研磨相结合的方法对表面起伏的硅片进行平坦化的过程。55. CMP技术的优点全局平坦化，台阶高度可控制到50Å左右；平坦化不同的材料；平坦化多层材料；减小严重表面起伏；能配合制作金属图形（大马士革工艺）；改善金属台阶覆盖；减少缺陷；不使用危险气体。56. 3.0m CMOS集成电路工艺技术工艺流程双阱工艺:备片初氧氧化光刻N阱区N阱磷注入刻蚀初氧层光刻P阱区P阱硼注入阱推进LOCOS隔离工艺:垫氧氧化氮化硅沉积光刻有源区光刻N