数字逻辑与数字系统43

1、数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院主讲：余庆春主讲：余庆春email：fishhead_数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院本章内容本章内容第四章第四章 组合逻辑电路组合逻辑电路（1）组合逻辑电路的特点与表示方法）组合逻辑电路的特点与表示方法（2）组合逻辑电路的）组合逻辑电路的分析方法与分析方法与设计方法设计方法（3）各种）各种数值比较器、数值比较器、译码器、编码器、全加器、译码器、编码器、全加器、数据选择器、数据分配器的逻辑功能与应用数据选择器、数据分配器的逻辑功

2、能与应用 (4)组合逻辑电路中的竞争冒险问题组合逻辑电路中的竞争冒险问题数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院第四章第四章 组合逻辑电路组合逻辑电路4.4 常用组合逻辑电路常用组合逻辑电路数值比较器数值比较器译码器译码器多位加法器多位加法器编码器编码器数据选择器数据选择器通用性强、兼通用性强、兼容性好、功耗容性好、功耗小、工作稳定小、工作稳定可靠可靠数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院第四章第四章 组合逻辑电路组合逻辑电路4.4 常用组合逻辑电路常用组合逻辑电路4.1.

3、4 编码器（编码器（encoder）l 编码的概念编码的概念v 用数码信号表示特定对象的过程称为编码，如运动员用数码信号表示特定对象的过程称为编码，如运动员号码、身份证号码、汉字编码等。号码、身份证号码、汉字编码等。v 特点：特点：n位二进制符号可以表示位二进制符号可以表示2n种信息，称为种信息，称为2n线线-n线编码器线编码器某种控制信息、符号等某种控制信息、符号等编编 码码二进制代码二进制代码编码器编码器 把每一输入信号把每一输入信号转化为对应的编码，转化为对应的编码，这种组合逻辑电路称这种组合逻辑电路称为编码器。为编码器。 数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程

4、学院湖南科技大学计算机科学与工程学院5输出0100 （4）典型编码器示例：键盘或按键的编码工作典型编码器示例：键盘或按键的编码工作4.1.4 编码器编码器（encoder）数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院6编码器：具有编码功能的逻辑电路。编码器：具有编码功能的逻辑电路。编码器的逻辑功能：能将每一组输入信息变换为相应二进制编码器的逻辑功能：能将每一组输入信息变换为相应二进制的代码输出。的代码输出。如如4 4线线-2-2线编码器：将输入的线编码器：将输入的4 4个状态分别编成个状态分别编成4 4个个2 2位位二进制数码输出；二进制

5、数码输出；如如8-38-3编码器：将输入的编码器：将输入的8 8个状态分别编成个状态分别编成8 8个个3 3位二进位二进制数码输出；制数码输出；如如bcdbcd编码器：将编码器：将1010个输入分别编成个输入分别编成1010个个4 4位位8421bcd8421bcd码输出。码输出。特点：特点：n位二进制符号可以表示位二进制符号可以表示2n种信息，称为种信息，称为2n线线-n线编码器线编码器4.1.4 编码器编码器（encoder）数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院 有一键盘输入电路，一共有有一键盘输入电路，一共有8个按键，键按下

6、时，对个按键，键按下时，对应的输入信号为高电平。应的输入信号为高电平。 编码器的作用就是把每一个键信号转化成相应的编码编码器的作用就是把每一个键信号转化成相应的编码（键码）。（键码）。 编码器k0vccy2i0k7k1i7i1y1y0键码第四章 组合逻辑电路二进制编码器二进制编码器4.1.4 编码器编码器（encoder）数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院真值表：真值表： i0 i1 i2 i3 i4 i5 i6 i7 y2 y1 y0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00

7、 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 654321077543210676542103765431021iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiy假设任何时刻假设任何时刻有且只有有且只有一个一个输入信号有效输入信号有效逻辑表达式：逻辑表达式： 654321077543210676432105765321042iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiy654

8、321077643210576542103765432010iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiy第四章 组合逻辑电路二进制编码器二进制编码器数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院以此类推：以此类推： 令令 代入代入y2的表达式就得到：的表达式就得到：同理同理 65432107iiiiiiiyix，01yxyx，则满足则满足654321065432107iiiiiiiiiiiiiii76432105iiiiiiii 75432106iiiiiiii 76542iiiiy76321iiiiy75310iii

9、iy定理：若两个逻辑变量定理：若两个逻辑变量x、y 同时满足同时满足x+y=1、xy=0， 则有则有x=y。76532104iiiiiiii 第四章 组合逻辑电路二进制编码器二进制编码器数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院思考思考：当有两个输入信号同时有效时，如：当有两个输入信号同时有效时，如i2和和i4同时有同时有效时，将出现什么情况？效时，将出现什么情况？1y21y01y1i1i2i3i4i5i6i776542iiiiy76321iiiiy75310iiiiy第四章 组合逻辑电路二进制编码器二进制编码器4.1.4 编码器编码器

10、二进制编码器二进制编码器4.1.4 编码器编码器（encoder）数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院二十进制编码器二十进制编码器将将 0 9 十个十十个十进制数转换为二进制进制数转换为二进制代码的电路。又称代码的电路。又称十十进制编码器进制编码器。 输入输入十进十进制数制数 输出输出8421bcd码码a b c d 0 1 2 3 4 5 6 7 8 90 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1010个个输输入

11、入端端8421编码器编码器4 4个输出端个输出端 b=“7”+“6”+“5”+“4”a=“9”+“8”c=“7”+“6”+“3”+“2”d=“9”+“7”+“5”+“3”+“1”v 教材采用非与非表达式，用与非门实现。教材采用非与非表达式，用与非门实现。v 二进制编码器和二二进制编码器和二十进制（十进制（ bcd码）编码器均为普通编码）编码器均为普通编码器。码器。v 特点：特点：数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院优先编码器优先编码器：对输入信号规定不同的优先级，当有多个信号：对输入信号规定不同的优先级，当有多个信号同时有效时，只

12、对优先级高的信号进行编码。同时有效时，只对优先级高的信号进行编码。 第四章 组合逻辑电路优先编码器优先编码器74ls148例如：优先排队电路。火车有特快、直快和慢车。它例如：优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车进出。时刻只能有一列车进出。4.1.4 编码器编码器（encoder） 试用与非门和反相器设计一个优先排队电路。火车有特快、试用与非门和反相器设计一个优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，直快和慢车。它们进出站的优先次序是：特快、直快、慢车

13、，同一时刻只能有一列车进出。同一时刻只能有一列车进出。解：解：例例4 4 当特快当特快a=1a=1时，无论直快时，无论直快b b，慢车慢车c c 为何值，为何值，l la a=1=1，l lb b=0 l=0 lc c=0=0；当直快当直快b=1b=1，且，且a= 0 a= 0 时，无论时，无论c c为何值，为何值，l lb b=1=1，l la a=0,=0,l lc c=0=0；当慢车当慢车c=1c=1，且，且a=b=0 a=b=0 时，时，l lc c=1=1，l la a=0,l=0,lb b=0=0。 3 3）根据题意，变换成与非形式）根据题意，变换成与非形式 abc la lb l

14、c000 0 0 01 1 0 001 0 1 0001 0 0 1经过逻辑抽象，可列真值表：经过逻辑抽象，可列真值表：2 2）写出逻辑表达式。）写出逻辑表达式。cbalbalalcba，cbalbalalcba，1 1）由题意进行逻辑抽象）由题意进行逻辑抽象, ,设快车用设快车用a a表示、直快用表示、直快用b b表表示、慢车用示、慢车用c c表示；表示；1 1表示该列车要进出站，否则为表示该列车要进出站，否则为0 0。 数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院 4 4）画出逻辑电路图。）画出逻辑电路图。 a b c & 1

15、 & lb 1 1 1 lc la cbabacbalbalalcba，4.1.4 编码器编码器（encoder）数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院集成优先编码器集成优先编码器：8-3线优先编码器线优先编码器74ls148第四章 组合逻辑电路优先编码器优先编码器真值表真值表0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 0 1

16、1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 10 1 1 1 1 1 1 1 i0 i1 i2 i3 i4 i5 i6 i7 y2y1y04.1.4 编码器编码器（encoder）数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院逻辑函数表达式逻辑函数表达式 765476547657672iiiiiiiiiiiiiiy76542iiiiy542543671iiiiiiiiy64216436570iiiiiiiiiiy765432

17、765437671iiiiiiiiiiiiiiy54254367iiiiiiii6421643657iiiiiiiiii76543217654376570iiiiiiiiiiiiiiiiy利用公式利用公式a+ab=a+b优先编码器优先编码器数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院ys=i0 i1i7 s yex=i0 i1i7 s s 使能使能输入输入逻辑图逻辑图 1s&yex&ysi0&111y0y2y11111111111i2i3i4i1i7i6i5优先编码器优先编码器74ls148数字逻辑与数字系统数字逻

18、辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院简化逻辑符号简化逻辑符号逻辑符号逻辑符号 123456abcd654321dcbatitlenumberrevisionsizebdate:10-oct-2003sheet of file:g:现 代 电 路 技 术 数 字 部 分 数 字 电 路 基 础 知 识 msi.ddbdrawn by:hpri/bin1/z112/z123/z134/z145/z156/z167/z17 0/z10sen/v180211ysyexy0y1y2101112131415161718国标符号国标符号优先编码器优先编码器数字逻辑与数

19、字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院：输入，低电平有效。：输入，低电平有效。：编码输出端：编码输出端：使能输入端：使能输入端：使能输出端，：使能输出端，：扩展输出端，：扩展输出端，i0 i7 y2y0 ss=0时，允许编码；时，允许编码； s1 1时，禁止编码时，禁止编码ysyexys =0,表示无输入信号表示无输入信号yex=0，表示有输入信号表示有输入信号ssiiiy710exsiiiy710s引脚功能说明引脚功能说明 优先编码器优先编码器数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院

20、（1）单片使用，单片使用，s s 端应接地。端应接地。 无编码时无编码时ys=0=0；有编码时有编码时ys=1=1。悬空悬空 输入信号输入信号编码输出编码输出优先编码器优先编码器74ls14874ls148的应用的应用第四章 组合逻辑电路优先编码器优先编码器数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院y ys s=1,1=1,1# # 芯芯片停止工作，片停止工作，1 1# # 芯片输出芯片输出y y2 2y y1 1y y0 0=111=111将两块将两块54ls148芯片级联起来就可将输入端扩展为芯片级联起来就可将输入端扩展为16个，组

21、成个，组成16线线4线优先编码器线优先编码器总输出总输出的最高的最高位输出，位输出，高电平高电平有效有效st=0允许允许工作工作inin8 8inin1515有输有输入入54ls1481 1 1 1 01 0 010 1 1如果如果in15in8中无低中无低电平，则电平，则2#芯片的芯片的ys=y3=0，允许允许1#芯片芯片工作，将对工作，将对in7in0中中优先权高的实行编码优先权高的实行编码1 1 00 1 01 1 11 0 11以此类推以此类推总的输出标总的输出标志志, , 时编码器工时编码器工作作1 exy1 1 10优先编码器优先编码器数字逻辑与数字系统数字逻辑与数字系统湖南科技大

22、学计算机科学与工程学院湖南科技大学计算机科学与工程学院第四章 组合逻辑电路4.1.5 译码器（译码器（decoder）译译 码码译码器的分类：译码器的分类： 唯一地址译码器唯一地址译码器将一系列代码转换成与之对应的有效信号。将一系列代码转换成与之对应的有效信号。 二进制译码器二进制译码器 二二十进制译码器十进制译码器显示译码器显示译码器常见的唯一地址译码器：常见的唯一地址译码器： 译码是编码的逆过程，即将某个二进制码翻译译码是编码的逆过程，即将某个二进制码翻译成特定的信号，即电路的某种状态。成特定的信号，即电路的某种状态。译码器：译码器：具有译码功能的逻辑电路称为译码器。具有译码功能的逻辑电路

23、称为译码器。数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院第四章 组合逻辑电路4.1.5 译码器（译码器（decoder）二进制译二进制译码器码器译码输入：译码输入：n n位位二进制二进制代码代码译码输出：译码输出：m位输出信号位输出信号m=2n译码规则：对应输入的译码规则：对应输入的一组二进制代码一组二进制代码有且仅有一个输有且仅有一个输出端为有效电平，其余输出端为相反电平出端为有效电平，其余输出端为相反电平数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院1 1）二进制译码器结构框图）二

24、进制译码器结构框图 x0 x1 xn-1 y0 y1 1 ny ei 使能输入使能输入 二进制二进制译码器译码器 当使能输入端当使能输入端eiei为有效电平时，对应每一组输入代码，为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。只有其中一个输出端为有效电平，其余输出端则为相反电平。 n 个输个输入端入端1个使个使能输入能输入端端ei2n个输个输出端出端二进制译二进制译码器码器数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院2 2） 2 2 线线4 4线译码器的逻辑电路线译码器的逻辑电路输入输入输出输出e

25、i a by0 y1 y2 y3hhhhhllllhhhllhhlhhlhlhhlhlhhhhhly0y1y2y3真值表真值表二进制译二进制译码器码器数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院74ls13874ls138集成译码器集成译码器 g1 g2a g2b a b c 1 1 1 1 1 1 & & & & & & & & y0 y1 y2 y3 y4 y5 y6 y7 1 & 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 a

26、b c g2a g2b g1 y7 gnd vcc y1 y2 y3 y4 y5 y6 y0 a b c 74138 y0 y1 y2 y3 y4 y5 y6 y7 g1 g2a g2b 3个输入端3个控制端8个输出端3) 3 线线8线译码器的逻辑电路线译码器的逻辑电路7413874138集成译码器功表能集成译码器功表能 输 入输 出g1g2ag2bcbay0y1y2y3y4y5y6y7hhhhhhhhhxhhhhhhhhhlhhhhhhhhhllllllhhhhhhhhllllhhlhhhhhhhlllhlhhlhhhhhhlllhhhhhlhhhhhllhllhhhhlhhhhllhlhh

27、hhhhlhhhllhhlhhhhhhlhhllhhhhhhhhhhlabcy 0abcy 2bacy 3abcy 4abcy 5acby 6cbay 7一个一个3 3线线8 8线译码器能产生三变量函数的全部最小项。线译码器能产生三变量函数的全部最小项。abcy 1数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院 如果将一逻辑函数的输入变量加到译码器的译码输入端，如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。则译码输出的每一个输出端都对应一个逻辑函数的最小项。 输入变量输入变量m0cba

28、abcabcabcabcabcabcabcabcm1m2m3m4m5m6m7基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。74ls13874ls138集成译码器集成译码器 数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院 z y x a b c 74138 y0 y1 y2 y3 y4 y5 y6 y7 & f +5v g1 g2a g2b 74138工作条件工作条件 ： g1=1，g2a=g2b=0例例1 1 用一个用一个3 3线线88线译码器实现函数线译码器实现函数集成译码器集成译

29、码器7413874138的应用的应用- -实现逻辑函数实现逻辑函数xyzzyxzyxzyxf abcy 0abcy 2abcy 4cbay 7xyzzyxzyxzyxf 74207420yyyyyyyyf 数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11 11 11 1思考：为什么数据从思考：为什么数据从g g2a 输入？输入？ 由总线来的数字信号输送到不同的下级电路中去。由总线来的数字信号输送到不同的下级电路中去。

30、 集成译码器集成译码器7413874138的应用的应用- -构成的数据分配器构成的数据分配器 数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院0 00 11 01 11a0a3210yyyy1a0a3210yyyyd0 d 0 0d 0d00000000数据分配器真值表如下表数据分配器真值表如下表数据分配器通常用译码器实现数据分配器通常用译码器实现集成译码器集成译码器7413874138的应用的应用- -构成的数据分配器构成的数据分配器 74hc138 y0 y1 y2 y3 y4 y5 y6 y7 ga g2a g2b a0 a1 a2 +

31、5v d y0 y0 y010cbacbagggybaa222当当abc = 010 时，时，dgya22数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院输输 入入输输 出出a2a1a0y0y1y2y3y4y5y6y7llxxxxhhhhhhhhhldllldhhhhhhhhldllhhdhhhhhhhldlhlhhdhhhhhhldlhhhhhdhhhhhldhllhhhhdhhhhldhlhhhhhhdhhhldhhlhhhhhhdhhldhhhhhhhhhhd74hc13874hc138译码器作为数据分配器时的功能表译码器作为数据分配器

32、时的功能表 agag2bg2集成译码器集成译码器7413874138的应用的应用- -构成的数据分配器构成的数据分配器 数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院4 4线线-10-10线译码器线译码器74ls4274ls42 74ls42 74ls42是是一种二一种二- -十进十进制译码器，制译码器，其输入是其输入是4 4位位bcdbcd码，输出码，输出是是1010个高、个高、低电平信号。低电平信号。其真值表如其真值表如右表：右表： 输 入输 出a3a2a2a0y0y1y2y3y4y5y6y7y8y9000000111111111100

33、011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110101011111111111011111111111111001111111111110111111111111110111111111111111111111111伪码序号数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院 74ls42 74ls42是是一种二一种二- -十进十进制

34、译码器，其制译码器，其输入是输入是4 4位位bcdbcd码，输出是码，输出是1010个高、低电平个高、低电平信号。其逻辑信号。其逻辑图如右图：图如右图： 3a2a1a0a0y1y2y3y4y5y6y7y8y9y4 4线线-10-10线译码器线译码器74ls4274ls42数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院bcdfe 脉脉冲冲信信号号 计计数数器器 译译码码器器 驱驱动动器器 显显示示器器 khz 显示译码器显示译码器 a b c d e f g a b c d e f g （1 1）最常用的显示器有：半导体发光二极管、荧光管显示

35、、）最常用的显示器有：半导体发光二极管、荧光管显示、液晶显示和气体放电显示（等离子体显示板）器。液晶显示和气体放电显示（等离子体显示板）器。 共阳极显示器共阳极显示器共阴极显示器共阴极显示器显示器分段布局图显示器分段布局图ag数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e 脉脉冲冲信信号号 计计数数器器 译译码码器器 驱驱动动器器 显显示示器器 khz 共阴极显示器共阴极显示器显示译码器显示译码器数字逻辑与数字系统数字逻辑与

36、数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院集成电路显示译码器集成电路显示译码器74ls4874ls48逻辑图逻辑图4 4个输入端个输入端3 3个控制端个控制端7 7个输出端个输出端数字逻辑与数字系统数字逻辑与数字系统湖南科技大学计算机科学与工程学院湖南科技大学计算机科学与工程学院74487448功能框图功能框图集成电路显示译码器集成电路显示译码器74ls48显示译码器显示译码器真值表真值表 十进制或功能十进制或功能输入输入bi/rbobi/rbo输出输出字形字形ltltrbirbid c b ad c b aabcdefgabcdefg0 01 11 10 0 0 00 0 0 01 1111111011111100 01 11 10 0 0 10 0 0 11 1011000001100001 12 21 10 0 1 00 0 1 01 1110110111011012 23 31 10 0 1 10 0 1 11 1111100111110013 34 41 10 1 0 00 1 0