EEPROM和OTP工艺研究报告PPT课件

1、1eeprom和otp工艺研究报告by 河马2010-11-102eeprom工艺简介neeprom工艺的存储单元由两个nmos晶体管组成nn1为耐高压增强型增强型nmos晶体管晶体管。作为存储单元的控制晶体管。nn2为耗尽型耗尽型nmos晶体管晶体管，有两层硅栅，一层为浮栅用来存放电子，n2就是存储单元的存储晶体管。3eeprom存储单元原理浮栅和隧道窗口4eeprom存储单元原理n主要利用隧穿效应，对存储单元进行擦除和写入操作。n写入操作时，在控制栅cg上加上一个高压，电压会通过电容耦合到浮栅上，强电场作用下，电子通过漏端上面80到90a的薄氧化层隧道窗口进入浮栅。n擦除操作时，在漏端vb

2、加上一个高压，控制栅cg接地，由于电容耦合效应，浮栅会处于低电压。电子通过漏端上面80到90a的薄氧化层隧道窗口进入漏端。n漏端电压通过选通管n1控制。5eeprom 写“1”原理n控制栅cg=16v，n选择栅sg=15v，n位线端口vb=0，n源端vs悬空，n电子由隧道窗口进入到浮栅上，并保持住。n然后，控制栅cg=0v，n浮栅上存有电子，n2浮栅电压=-5v，因此耗尽型n2关闭。6eeprom 写“0”原理n控制栅cg=0v，n选择栅sg=15v，n位线端口vb=16v，n源端vs悬空，n电子由隧道窗口放掉。n然后，控制栅cg=0v，n浮栅上没有电子，n2浮栅电压=0v，因此耗尽型n2导通

3、。7eeprom工艺总结n存在高压nmos管、高压pmos管（产生内部高压电路中）、薄氧化层窗口、隔离on（oxide+nitride）等层次。n采用嵌入式的eeprom单元，需要更多的工艺层次和工艺步骤。增加成本，减缓了生产时间。8eeprom工艺层次n以以csmc0.6um eeprom为例，在标准为例，在标准ms cmos工艺下，增加如下工艺下，增加如下mask：nnvt: for memory cell transistor and hv native nmosnlvt: channel implant for lv nmos and lv pmos devicesntuox：tunn

4、el oxide window in the memory cell transistornono: ono structure for cell transistor and ono capacitorsnp-field: nch device substratenbn+: buried n+ region in memory cellnn-offset：for hv nmosnp-offset：for hv pmosnnldd: nldd dope implant for nmos device9遇到的问题n有没有不改变工艺层次，工艺简单，可靠性又很高的非挥发性存储器结构？n上层的poly

5、2仅仅是一个电极与浮栅形成电容，并与衬底和浮栅形成的电容串联。poly2可不可以用其他材料（nwell、pwell）代替？10otp(一次性可编程)工艺思路n基于这种思想，提出otp工艺，只用一层poly来实现类似eeprom的结构。11eeprom变形为otp工艺剖面图eeprom存储单元otp存储单元12otp为什么只能写“1”？n为了兼容标准cmos工艺，源漏采用的是ldd结构，nmos管source和drain不能耐高压。n写写“1”： vb=0，n2的source端电压为0。cg为高压。n写写“0”：要使n2的source端电压为高压(即vb亦为高压)，cg=0，高压会导致高压会导致

6、n1、n2的的source/drain与与psub击穿。击穿。sourcedrainnldd13热载流子效应n在强电场作用下，载流子沿着电场方向不断漂移，不断加速，即可获得很大的动能，从而可成为热载流子 n在vlsi中，热载流子效应往往就是导致器件和集成电路产生失效的重要原因，所以是需要特别注意和加以防止的 。n利用利用mosfet中的热载流子可以向栅氧化层注入的作中的热载流子可以向栅氧化层注入的作用，能够制作出存储器。用，能够制作出存储器。notp正是基于这个原理。正是基于这个原理。n栅氧厚度、结深、沟道长度、ldd注入、漏端最大电场强度等影响热载流子效应。14otp的存储与读取n浮栅区实际上是一个nmos管。n浮栅电压vt，nmos开启。n浮栅电压vt，nmos关闭。15问题？notp的浮栅nmos用增强型还是耗尽型？n普通标准cmos工艺有nldd注入，对热载流子注入不利，如何克服？n存储单元是不是一定要用nmos？n注入电子过程有没有烧坏晶体管的风险？16一种改进型的otp存储单元浮栅pmos n3通过热载流子效应写入