运动控制卡设计步骤

1、运动控制卡开发四步曲1使用黑金开发板实现脉冲控制的运动控制卡运动控制器第一步：实现简单脉冲控制系统ALTERA CYCLONE IIIpulse脉冲输出转换26LS31ulse/ccwdir-/cw-dir/cwdir+/cw+线驱动器pulse-/ccw- pulse+/ccw+以太网T计数器+/-脉冲Apulse鉴相/EPCS计数器dir倍频BSDRAM运行程序线 总 n oFALSH存储程序以及数据脉冲/方向选 占空比控制信号位置 寄存器C用于INDEX捕获脉冲发生 器捕获 寄存器M26LS32A32 位 NISO II CPU UC-OS-I实时操作系统方式比 可编程 脉冲输 出:ti

2、itx电压保护驱动器侧编码器 光栅尺5VLIMIT0-HOMB0ALARM0缓冲ENABLE0RESET0ENABLE1RESET1OGNDLIMIT0 +限位开关位开关原点开关伺服报警伺服允许伺服报警清除其它轴的专用输岀OGND（外部电源山用户提供 ）OVCCRAM :存储上位指令和数据1.1使用Quartus II软件建立SOPC工程，按照上图建立添加所需CPU及外设。1.2使用Nios II建立UC-OS-II工程。1.3在UC-OS-II中建立一个任务，用于收发以太网数据，跟上位机通讯。1.4在Quartus II中加入编码器解析模块，将来自编码器的AB信号转化成位置和速度，并支持总线

3、读写，最咼编码器脉冲频率20M o1.5在Quartus II中加入脉冲输出模块，实现CPU发出的脉冲速度和脉冲数，最高输出脉冲频率8M o1.6在Nios II中规划速度曲线，周期 200us输出一个脉冲速度。1.7连接驱动器和电机进行调试。1.8加入缓冲控制。1.9加入高速捕获功能。1.10加入回零功能。2使用DSP开发板+黑金开发板实现脉冲控制的运动控制卡运动控制器第二步：DSP+FPG脉冲控制系统26LS31TMS320F28335ALTERA CY CLONE III主程序外部中断，读取指令和数据地址、数据、命令中断SRAM定时器中断，进行速 度曲线规划FALSH存储程序以及数据以太

4、网DSP与FPGA总线通信模块双口 RAM :存储 上位指令和数据32 位 NISO II CPU UC-OS-实时操作系统FALSH存储程序以及数据SDRAM运行程序EPCS位置寄存器捕获寄存器Avalon总线脉冲发生 器计数器计数器脉冲pilse/ccw输出转换dir/cwJpulse/方向 择信号占空比控制信号线驱动器',M26LS32pulse-/ccw- pulse+/ccw+ dir-/cw- dir+/cw+方式、 占空比电压保护编码器 光栅尺用于INDEXxt-XM3-伺服允许 I1伺服报警清除2.1在第一步的系统中，增加与DSP通信的模块。2.2Nios II中接收到

5、上位运动指令之后，发出中断信号给DSP, DSP读取运动数据。2.3DSP读取位置信号，规划出速度曲线输出到FPGA输出脉冲。3.连接驱动器和电机进行调试。3使用DSP开发板+黑金开发板实现速度控制的运动控制卡TMS320F28335运动控制器第三步：DSP+FPGA速度控制系统ALTERA CY CLONE III主程序定时器中断控制伺服 周期，位置换控制，输出速度曲线地址、数据、命令中断SRAMFALSH存储程序以及数据外部中断，读取指 令和数据16 位，+/-10 伏DSP与FPGA总线通信模块,M26LS32滤寄存器双口 RAM :存储上位指令和数据Avalon总线伺服允许1伺服报警清

6、除波 器编码器 光栅尺32 位 NISO II CPU UC-OS-实时操作系统位置pulsedir鉴相/倍频 B用于INDEX捕获EPCSFALSH存储程序以及数据SDRAM运行程序以太网 匕3.1在第二步的基础上，在 DSP中增加位置环调节算法，输出速度曲线到FPGA FPGA控制DA输出模拟量。3.2连接驱动器和电机进行调试。4实现速度控+脉冲制的运动控制卡运动控制器第四步：DSP+FPGA速度控制运动控制器+脉冲脉冲方向选择信号 占空比控制信号编码器 光栅尺,M26LS32电压保护Avalon总线I驱动J.16位，+/-10 伏dir+/cw+线驱动器计数器se/ccw动 器pulse

7、-/ccw- pulse+/ccw+ dir-/cw-脉冲发生 器ALTERA CYCLONE IIIDSP与FPGA总线通信模块TMS320F28335地址、数据、命令中断SRAMFALSH存储程序以及数据32 位 NISO II CPU UC-OS-实时操作系统FALSH存储程序以及数据缓冲外部中断，读取指 令和数据主程序定时器中断控制伺服 周期，位置换控制，输出速度曲线rtm-pAC输入变频器SDRAM运行程序以太网+10伏pulse脉冲1d输 转出 换1计数器pulsedir鉴相/倍频AB用于INDEXC方式、 占空比驱动器侧伺服允许RS232/4854.1综合第二步和第三步，脉冲和速度控制可切换。4.2完善控制算法及周边控制。4.3测试。附：硬件框图+24V输入+3.3V+ 1.8V电源模块/DC-DC 隔离模块+24V+ 12V-12V+5V+3.3V运动控制器硬件框图模拟输入馈反模拟输出信号 调理 ，MAX232PWMA0A19,D0D15,WE,RD26LS31TMS320F28335+2.5V电源模块+ 1.8V+ 1.2VXZCS6n中断+3.3V8路26LS318路缓冲FLASH: IEPCS64LCD12864 KEY8路26LS32EP4CE15F256MAX232+ 12VDA:AD