数字电路第5章组合逻辑电路(1)

1、1第第5 5章章 组合逻辑电路组合逻辑电路 5.1 组合逻辑电路的分析和设计组合逻辑电路的分析和设计P945.2编码器和译码器编码器和译码器5.3数据选择器和数据分配器器数据选择器和数据分配器器5.4全加器和数值比较器全加器和数值比较器.5组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象 概述概述 数字电路按其完成逻辑功能的不同特点，可数字电路按其完成逻辑功能的不同特点，可划分为划分为组合逻辑电路组合逻辑电路和和时序逻辑电路时序逻辑电路两大类。两大类。an组合逻辑电路组合逻辑电路a1y1ym),(),(),(nmmnnaaafyaaafyaaafy2121222111 向量函数形式：向

2、量函数形式： Y=F(A)Y=F(A)与过去的输入状态无关与过去的输入状态无关单纯由逻辑门组成单纯由逻辑门组成 所谓逻辑电路的分析，就是找出给定逻辑电所谓逻辑电路的分析，就是找出给定逻辑电路路输出和输入之间的逻辑关系输出和输入之间的逻辑关系，并确定电路的逻，并确定电路的逻辑功能。分析过程一般按下列步骤进行：辑功能。分析过程一般按下列步骤进行： 5.1 5.1 组合逻辑电路的分析方法组合逻辑电路的分析方法一、组合逻辑电路的分析方法一、组合逻辑电路的分析方法逻辑图逻辑表达式逻辑图逻辑表达式 最简表达式真值表最简表达式真值表 确定功能确定功能 根据给定的逻辑电路图，从输入端开始，逐根据给定的逻辑电路

3、图，从输入端开始，逐级推导出输出端的级推导出输出端的逻辑函数表达式逻辑函数表达式。 根据输出函数表达式列出根据输出函数表达式列出真值表真值表。 用文字概括出电路的用文字概括出电路的逻辑功能逻辑功能。解解 :（1） 逐级写逻辑表达式：逐级写逻辑表达式： CBAABP)(2BABABAABCBA)(【例【例1】 分析图所示电路的逻辑功能。分析图所示电路的逻辑功能。 AB1CP1P21&CBAP1（2） 化简化简P2: BCACBAABCBAABCBAABP)()(20 01 10000010111111010 A ABCBC1 11 11 11 1CBACBACBAABCCBACBACBA

4、ABCBABACBABACBAP)()()(1BCACAB（3） 真值表真值表CBACBACBAABCCBAP1BCACABCBAABP)(2(4) 4) 逻辑功能分析。由逻辑功能分析。由P P1 1、P P2 2的逻辑表达式或真的逻辑表达式或真值表，可知电路的逻辑功能为：值表，可知电路的逻辑功能为：P P1 1 : :为为A A、B B、C C的异或逻辑函数；的异或逻辑函数；P P2 2 :A :A、B B、 C C三变量中，只要有任意两变量同时三变量中，只要有任意两变量同时为为1 1，P P2 2即等于即等于1 1。从上例可知，当化简后的逻辑表达式很简单，从上例可知，当化简后的逻辑表达式很

5、简单，可以直接分析出电路的逻辑功能时，可以直接分析出电路的逻辑功能时， 可以被省可以被省略真值表，略真值表，P2是全加器进位是全加器进位P1是全加器和是全加器和全加器在全加器在P103例例2 分析图所示电路的逻辑功能。分析图所示电路的逻辑功能。 ABA AABABBABABABB BA AB BA AA AB BBABABABABAS)()(ABABB BABABA AABABB BABABA AABABC=AB解解 （1） 逐级写逻辑表达式：逐级写逻辑表达式：(2) 真值表真值表BABABABAS)(B BA AB BA AA AB BC=AB输入输入A B输出输出S C0 00 11 01

6、 10 01 01 00 1（3）功能分析）功能分析A为加数，为加数，B为被加数为被加数S为和，为和，C为进位为进位电路为一位半加器电路为一位半加器半加器符号半加器符号一、组合逻辑电路的设计的含义及步骤一、组合逻辑电路的设计的含义及步骤5.2 5.2 组合逻辑电路的设计方法组合逻辑电路的设计方法 工程上的最佳设计，通常需要用多个指标去工程上的最佳设计，通常需要用多个指标去衡量，主要以下几个方面：衡量，主要以下几个方面： 所用的逻辑器件所用的逻辑器件数目最少数目最少、种类最少种类最少，且器件，且器件之间的之间的连线最少连线最少。这样的电路称。这样的电路称“最小化最小化”电路电路。 满足速度要求，

7、应使满足速度要求，应使级数最少级数最少，以减少门电路，以减少门电路的延迟。的延迟。 功耗小，工作稳定可靠。功耗小，工作稳定可靠。 所谓组合逻辑电路设计，根据给出的实际所谓组合逻辑电路设计，根据给出的实际逻辑问题，求出实现这其功能的逻辑问题，求出实现这其功能的最佳逻辑电路最佳逻辑电路。 仔细分析设计要求，作出输入、输出变量的逻辑仔细分析设计要求，作出输入、输出变量的逻辑规定，根据给出的条件，列出满足逻辑要求的规定，根据给出的条件，列出满足逻辑要求的真值表。真值表。 根据真值表，写出相应的根据真值表，写出相应的逻辑函数表达式逻辑函数表达式。 将逻辑函数表达式用公式或卡诺图将逻辑函数表达式用公式或卡

8、诺图化简化简, 为最简为最简与或表达式。与或表达式。 根据化简的逻辑函数表达式画出根据化简的逻辑函数表达式画出逻辑电路图逻辑电路图。 工艺设计。包括设计机箱、面板、电源、显示电工艺设计。包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。路、控制开关等等。最后还必须完成组装、测试。 组合逻辑电路的设计一般可按以下步骤进行：组合逻辑电路的设计一般可按以下步骤进行：逻辑逻辑图图实际逻实际逻辑问题辑问题真值真值表表逻辑表逻辑表达式达式最简（或最最简（或最合理）表达式合理）表达式：用与非门设计一个举重裁判表决电路。设举：用与非门设计一个举重裁判表决电路。设举重比赛有重比赛有3

9、3个裁判，一个主裁判和两个副裁判。只个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。一个为主裁判时，表明举重成功。解：解： 根据要求设定输入、根据要求设定输入、输出量输出量逻辑真值表逻辑真值表输入变量：输入变量：主裁判为主裁判为A A，副裁判为，副裁判为B B、C C。判明成功为判明成功为1 1，失败为，失败为0 0；输出变量：输出变量：举重成功与否用变量举重成功与否用变量Y Y表示，表示，成功为成功为1 1，失败为，失败为0 0；逻辑真值表逻辑真值表 逻辑表达式逻辑表达式ABCCABCBAY卡

10、诺图化简卡诺图化简ABC0100011110Y YACABACABACABY 1 11逻辑电路图逻辑电路图ABACY&ABCCABCBAY5.2 5.2 组合逻辑电路的设计方法组合逻辑电路的设计方法例：某工厂有三条生产线，耗电分别为例：某工厂有三条生产线，耗电分别为1 1号线号线10kW10kW，2 2号线号线20kW20kW，3 3号线号线30kW30kW，生产线由两台发电机提供，其中，生产线由两台发电机提供，其中1 1号机号机20kW20kW，2 2号机号机40kW40kW。试设计一个供电控制电路，根据生产。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳

11、配置。线的开工情况启动发电机，使电力负荷达到最佳配置。 解：解：根据要求设定输入、根据要求设定输入、输出量输出量输入变量：输入变量：1 13 3号号生产线生产线以以A A、B B、C C表示表示 生产线开工为生产线开工为1 1，停工为，停工为0 0；输出变量：输出变量：1 12 2号号发电机发电机以以Y Y1 1、Y Y2 2表示，表示，发电机启动为发电机启动为1 1，关机为，关机为0 0； 真值表真值表A B CY1Y20 00 00 00 000 00 01 10 010 01 10 01 100 01 11 11 111 10 00 01 101 10 01 10 011 11 10 0

12、0 011 11 11 11 11输入输入输出输出逻辑函数式逻辑函数式ABCCBABCACBAY 1ABCCABCBABCACBAY 2卡诺图化简卡诺图化简 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 ABCY 2CBABCBAY 1与或式：与或式：ABCY2CBABCBAY 1与非与非式：与非与非式：逻辑电路图逻辑电路图 1 1 1 A B C & 1 Y1 & & & 1 Y2 1 1 1 A B C & & Y1 & & & & Y2 AB

13、CY2与非与非式与非与非式CBABCBAY 1ABCY2CBABCBAY 1与或式与或式：&主持人主持人ABC& 图图A、B、C三个开关分别代表三人，当主持人宣布三个开关分别代表三人，当主持人宣布抢答开始抢答开始（接接5V），当），当A、B、C三人抢答时，开关三人抢答时，开关接接5V为抢答，开关接地为不抢答，抢答成功对应灯亮，为抢答，开关接地为不抢答，抢答成功对应灯亮，一人抢答成功其他人再抢答不起作用。一人抢答成功其他人再抢答不起作用。5.3 组合电路中的竞争冒险组合电路中的竞争冒险1、产生竞争冒险的原因、产生竞争冒险的原因在组合电路中，当输入信号的状态改变时，输出端可能会出在

14、组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。产生竞争冒险的原因：主要是门电路的延迟时间产生的。AA1&Y1AAY1(a)(b)11Y2AAY2(a)(b)干扰信号01AAY12AAY2、消除竞争冒险的方法、消除竞争冒险的方法BCBAYY1 ABC000111100000110111ABC12314&有圈相切，则有竞争冒险有圈相切，则有竞争冒险ACBCBAY增加冗余项，增加冗余项，消除竞争冒险消除竞

15、争冒险Y1ABC125341&DCCBDBACDAY 1,0CDBYAA1,1, ACABABYDCDAB1,0ADCYBB1,1,BADDDYCCADCCBDBACDA增加冗余项，增加冗余项，消除竞争冒险消除竞争冒险BAACDABDBCCCDBBCADDACD5.4中规模数字集成电路的特点vP1015.55.5加法器和数值比较器加法器和数值比较器半加器：半加器：不考虑低位进位不考虑低位进位将两个一位二进制数将两个一位二进制数A A和和B B相加。相加。1.1.一位加法器一位加法器半加器真值表半加器真值表 COSC0AB半加器逻辑半加器逻辑符号符号ABCO 向高位的进位向高位的进位BA

16、BABAS 和和半加器电路图半加器电路图&=1ABSC O&CIBA CIBACIBA CIABBACIBABA ABCICIBACIBACIBAS )()()(）（CIBAAB BCIACIAB ABCICIBABCIACIABCO)( 2.2.全加器：全加器：需考虑低位进位需考虑低位进位将两个一位二进制数将两个一位二进制数A A和和B B相加。相加。全加器真值表全加器真值表全加和全加和向高位的进位向高位的进位COSCOABCICI全加器逻辑符号全加器逻辑符号全加器逻辑电路全加器逻辑电路CIBAAB BCIACIAB ABCICIBABCIACIABCO)( ABCIBAAB

17、CIBABABACICICIABABCICIBABCIACIABCO)()( )()( 图图P882.2.多位加法器：两个多位二进制数相加。多位加法器：两个多位二进制数相加。串行进位加法器（串行进位加法器（模模仿手工计算方式）仿手工计算方式） 首先求最低位的和，并将进位向高位传递，由低首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经位产生以后才能建立，传输延迟时间长（最

18、差需要经过过4个全加器的延迟时间）。个全加器的延迟时间）。4 4位串行进位加法器位串行进位加法器4位超前进位加法器位超前进位加法器74LS283的逻辑图的逻辑图 只需经过只需经过三级门电三级门电路路的延迟时间，等价于的延迟时间，等价于1 1位全加器位全加器的时间延迟。的时间延迟。例：试用两片例：试用两片4 4位超前进位加法器位超前进位加法器74LS28374LS283构成构成一个一个8 8位加法器。位加法器。解：低位芯片的高位进位输出端接高位芯片解：低位芯片的高位进位输出端接高位芯片的低位进位输入端。的低位进位输入端。高位高位低位低位 用来将两个用来将两个同样位数同样位数的二进制数的二进制数A

19、 A、B B进行比较，进行比较，并能判别其大小关系的逻辑器件，叫做数值比较器。并能判别其大小关系的逻辑器件，叫做数值比较器。5.95.9数据比较器（数据比较器（ComparatorComparator） P125P1251.1.一位数值比较器一位数值比较器AB(A=1,B=0)AB(A=1,B=0)则则A=B(A=B=0,A=B=1A=B(A=B=0,A=B=1则则AB(A=0,B=1)AB A=B A B0 AB A1 B1 A B1 AB A2 B2 AB A2 B2 ABA0 = B0 A=BA0 B0 AB2.2.多位数值比较器多位数值比较器 比较两个多位数比较两个多位数A A和和B

20、B，需，需从高向低逐位比较从高向低逐位比较。如两个如两个4 4位二进制数位二进制数A A3 3A A2 2A A1 1A A0 0和和B B3 3B B2 2B B1 1B B0 0进行比较进行比较：A3 B3 A B3 AB A3 = B3A2 = B2A1 = B1A=AA=A3 3A A2 2A A1 1A A0 0，B=BB=B3 3B B2 2B B1 1B B0 0：比较数值输入端。：比较数值输入端。AB A=B AB A=B ABB A A=B=B A ABB：扩展输入端扩展输入端，级联时低位向，级联时低位向高位的进位位。若高位的进位位。若A=BA=B时，要由这三位输入来决定时，

21、要由这三位输入来决定比较结果。比较结果。集成集成4位值位值比较器比较器实验书实验书P98 16 15 14 13 12 11 10 9 74LS85 1 2 3 4 5 7 8 VCC A3 B2 A2 A1 B1 A0 B0 B3 AB AB A=B AB AB AB AB AB3 A3B2 A2B1 A1B0 A0B A B A B 最最 高高 位位 A B A B A B A B A B A B 最最 低低 位位 A B A =B A =B 0 0 1 比比较较输输出出 串联扩展串联扩展实验书实验书P385.65.6译码器（译码器（DecoderDecoder） 译码是编码的逆过程译码是

22、编码的逆过程，即将具有特定含，即将具有特定含义的一组代码义的一组代码“翻译翻译”出它的原意的过程叫出它的原意的过程叫译码。实现译码功能的逻辑电路称为译码。实现译码功能的逻辑电路称为译码器译码器。数字电路中，常用的译码器有二进制译码器、数字电路中，常用的译码器有二进制译码器、二十进制译码器和显示译码器。二十进制译码器和显示译码器。一、译码器概念一、译码器概念1.1.二进制译码器二进制译码器 设二进制译码器的设二进制译码器的输入端为输入端为n n个，则个，则输出端为输出端为2 2n n个个，且对应于输入代码的每一，且对应于输入代码的每一种状态，种状态，2 2n n个个输出中只有一个有效（为输出中只

23、有一个有效（为1 1或为或为0 0），其余全无效（为，其余全无效（为0 0或为或为1 1）。）。 2 线线4 线线译译码码器器 Y0 Y1 Y2 Y3 B A 2 2线线4 4线线译码器：译码器：输入输入输出输出A BY0 Y1 Y2 Y30 01 0 0 00 10 1 0 01 00 0 1 01 10 0 0 12 2线线4 4线译码器真值表线译码器真值表00mBAY 33mABY 22mBAY 11mBAY 逻辑函数：逻辑函数：2线线4线译码器电路线译码器电路3 3线线8 8线译码器线译码器74LS13874LS138G1,G2A，G2B控制信控制信号，号，EN=1，译码，译码器处于工

24、作状态。器处于工作状态。EN=0 ，译码器处，译码器处于禁止状态。于禁止状态。控制电路：控制电路：输入输入信号信号输出信号输出信号控制门控制门ENEN1 1时，输出逻辑表达式：时，输出逻辑表达式：00120mAAAY10121mAAAY20122mAAAY30123mAAAY40124mAAAY50125mAAAY60126mAAAY70127mAAAY每个输出对应一个最小项每个输出对应一个最小项iiiMmY 3 3线线8 8线译码器线译码器74LS13874LS138的功能表的功能表G1G2A+G2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y70 0 xxxx1 11 11 11 11 11

25、 11 11 1x1 1xxx1 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11 11 11 11 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 1

26、1 11 10 01 11 10 01 11 11 11 11 11 11 11 11 11 10 0输出输出输入输入例：试用两片例：试用两片3 3线线8 8线译码器线译码器74LS13874LS138组成组成4 4线线1616线线译码器，将输入的译码器，将输入的4 4位二进制代码位二进制代码D D3 3D D2 2D D1 1D D0 0译成译成1616个独个独立的低电平信号立的低电平信号Z Z0 0Z Z1515。 Y0 Y1 Y2 Y7 G2 A Y3 74LS 138(1) Z5 Z0 Z6 Z1 Z7 Z3 Z2 Z4 Y4 Y5 Y6 G2 B G1 A0 A1 A2 Y0 Y1

27、Y2 Y7 G2 A Y3 74LS 138(2) Z1 3 Z8 Z1 4 Z9 Z1 5Z1 1 Z1 0 Z1 2 Y4 Y5 Y6 G2 B G1 A0 A1 A2 解：解：输出信号输出信号输入信号输入信号和级联问题和级联问题1 1 1片（片（2）工）工作译码作译码0 0 011 1 1片（片（1）工）工作译码作译码0 0 00Z8Z15Z0Z7D2 D1 D0D3 Y0 Y1 Y2 Y7 G2A Y3 74LS138(1) Z5 Z0 Z6 Z1 Z7 Z3 Z2 Z4 Y4 Y5 Y6 G2B G1 A0 A1 A2 Y0 Y1 Y2 Y7 G2A Y3 74LS138(2) Z1

28、3 Z8 Z14 Z9 Z15 Z11 Z10 Z12 Y4 Y5 Y6 G2B G1 A0 A1 A2 D0 D1 D2 D3 +5v 74LS13874LS138扩展的扩展的4 4线线1616线译码器线译码器（1 1）实现逻辑函数）实现逻辑函数写出函数的写出函数的标准与或表达式（最小项之和）标准与或表达式（最小项之和），并变换为并变换为与非与非- -与非形式与非形式 ；画出用二进制译码器和与非门实现这些函数画出用二进制译码器和与非门实现这些函数的接线图。的接线图。 n n线线22n n线译码器有线译码器有2 2n n个代码组合，包含了个代码组合，包含了n n变变量函数的全部最小项。当译码器

29、的量函数的全部最小项。当译码器的使能端有效使能端有效时，时，每个输出每个输出（一般为低电平输出）（一般为低电平输出）对应相应的最小对应相应的最小项项, ,即即 。因此只要将函数的输入变。因此只要将函数的输入变量加至译码器的地址输入端，并在输出端辅以少量加至译码器的地址输入端，并在输出端辅以少量的门电路，便可以实现逻辑函数。量的门电路，便可以实现逻辑函数。 iiiMmY 一般步骤：一般步骤：3、74138译器的应用译器的应用例例1 1：试利用：试利用3 3线线8 8线译码器线译码器74LS13874LS138设计一个多设计一个多输出的组合逻辑电路。输出的逻辑函数式为：输出的组合逻辑电路。输出的逻

30、辑函数式为： ABCBAZ 1CBACAZ 2BAZ 3解：解：最小项之和形式最小项之和形式7601mmmABCCABCBAZ 4312mmmCBABCACBAZ 54323mmmmCBACBABCACBABABAZ 化为与非与非式化为与非与非式7607601mmmmmmZ 4314312mmmmmmZ 543254323mmmmmmmmZ 画逻辑电路画逻辑电路 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 C B A 1 & & & Z2 Z3 Z1 例例2、用、用74138构成全加器构成全加器和和进位进位3.3.

31、显示译码器显示译码器 驱动各种显示器件，从而将用二进制代码表示的驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并数字、文字、符号等翻译成人们习惯的形式，并直观直观地显示出来的电路，称为显示译码器。地显示出来的电路，称为显示译码器。显示器件显示器件(1)(1)发光二极管数码管（发光二极管数码管（LEDLED数码管）数码管）优点：亮度高，响应时间短；优点：亮度高，响应时间短；缺点：工作电流大。缺点：工作电流大。7642191058 3dabcefgh1 2 3 4 510 9 8 7 6共阴极共阴极LEDLED(2)(2)液晶显示器（液晶显示器（LCDLCD）：

32、液晶是一种既具有液体的流液晶是一种既具有液体的流动性又具有晶体光学特性的有机化合物。外加电场能动性又具有晶体光学特性的有机化合物。外加电场能控制它的透明度和显示的颜色，由此制成控制它的透明度和显示的颜色，由此制成LCDLCD。液晶显示器两个电极上加液晶显示器两个电极上加50HZ500HZ 的交变电压。的交变电压。玻璃盖板 透明电极（正面电极） 反射电极（公共电极）液液晶晶加电场加电场未加电场未加电场符符号号暗灰色暗灰色优点：功耗极低；缺点：亮度很低，响优点：功耗极低；缺点：亮度很低，响应速度慢。应速度慢。透明色透明色BCDBCD七段显示译码器七段显示译码器在数字系统中常将测量和处理的结果直接显

33、示成在数字系统中常将测量和处理的结果直接显示成十进制数字，因此将二进制十进制数字，因此将二进制 译码译码 驱动显示器驱动显示器CD4511芯片芯片 实验书实验书 P129LT试灯输入端试灯输入端，低电平有效，低电平有效 （平常为（平常为1）BI为灭灯端，低电平有效为灭灯端，低电平有效 （平常为（平常为1）LE为锁存控制端，为锁存控制端， 高电平有效（平常为高电平有效（平常为0）输输 入入输输 出出LE BI LI D C B Aabcdefg显示显示XX0 X X XX11111118X01 X X XX0000000消隐消隐011 0 00011111100011 0 00101100001

34、011 0 01011011012011 0 01111110013011 0 10001100114011 0 10110110115011 0 11000111116011 0 11111100007输输 入入输输 出出LE BI LI D C B A a bc d efg 显示显示011 1 0 0 0 11111118011 1 0 0 1 11100119011 1 0 1 0 0000000 消隐消隐011 1 0 1 1 0000000 消隐消隐011 1 1 0 0 0000000 消隐消隐011 1 1 0 1 0000000 消隐消隐011 1 1 1 0 0000000

35、消隐消隐011 1 1 1 1 00000 0 消隐消隐111 X X X X锁锁 存存 锁存锁存一、编码器的概念一、编码器的概念 用文字、符号或数码表示特定对象的过程用文字、符号或数码表示特定对象的过程称为称为编码编码。在数字电路中用二进制代码表示有。在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作的电关的信号称为二进制编码。实现编码操作的电路就是路就是编码器编码器。按照被编码信号的不同特点和。按照被编码信号的不同特点和要求，有普通编码器、优先编码器、二要求，有普通编码器、优先编码器、二十进十进制编码器之分。制编码器之分。编码器是译码器相反功能。编码器是译码器相反功能。5.

36、7 编码器编码器输入输入：I I0 0I I7 7 8 8个高电平信号，个高电平信号，输出输出：3 3位二进制代码位二进制代码Y Y2 2Y Y1 1Y Y0 0。 故也称为故也称为8 8线线3 3线编码器。线编码器。1.1.普通编码器普通编码器 用用n n位二进制代码可对位二进制代码可对N2N2n n个输入信号个输入信号进行编码，输出相应的进行编码，输出相应的n n位二进制代码。位二进制代码。特点特点：输入：输入I I0 0I I7 7当中只允许一个输入变量当中只允许一个输入变量有效，即取值为有效，即取值为1 1（高电平有效）。（高电平有效）。三位二进制普通编码器三位二进制普通编码器线线编码

37、器线线编码器I3I4I5I6I7I0I1I2Y0Y1Y23 3位二进制编码器的真值表位二进制编码器的真值表逻辑表达式：逻辑表达式：76542IIIIY76321IIIIY75310IIIIY( (利用无关项化简利用无关项化简) ) 1 1 1Y2Y1Y0I1I2I3I4I5I6I776542IIIIY76321IIIIY75310IIIIY电路图电路图2.2.二进制优先编码器二进制优先编码器优先权最高的一个优先权最高的一个设设I I7 7的优先级别最高，的优先级别最高，I I6 6次之，依此类推，次之，依此类推，I I0 0最低。最低。3 3位二进制优先编码器的真值表位二进制优先编码器的真值表

38、12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式：逻辑表达式： Y2 Y1 Y0 1 1 1 1 1 1 & 1 & I7 I6 I5 I4 I3 I2 I1 I0 如果要求输出、输入均为反变量，则只要在图中的每一个如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。输出端和输入端都加上反相器就可以了。8线线-3线线优优先先编

39、编码码器器 逻辑图逻辑图输输入入：逻辑：逻辑1(1(高电平）有效高电平）有效输输出出：原码输出：原码输出 把把I I0 0I I9 9的十个状态分别编码成十个的十个状态分别编码成十个BCDBCD码。其中码。其中I I9 9的优先权最高，的优先权最高，I I0 0的优先权最低。的优先权最低。74LS14774LS147的功能表的功能表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效 输输出出：反码反码输出输出注意：注意：二十进制（二十进制（BCDBCD）优先编码器）优先编码器74LS14774LS147 I5 I4 I3 I2 I1 I0 I6 I7 Y0 Y1 Y2 Y3 74LS147

40、I8 I9 二十进制（二十进制（BCDBCD）优先编码器）优先编码器74LS14774LS1475.85.8数据选择器数据选择器 数据选择器又称数据选择器又称多路选择器多路选择器(Multiplexer, (Multiplexer, 简称简称MUX)MUX)。每次在地址输入的控制下，从多路输入数据中。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。选择一路输出，其功能类似于一个单刀多掷开关。 一、一、数据选择器的功能和电路分析数据选择器的功能和电路分析1.功能功能数据选数据选择器示择器示意图意图8 8选选1 1数据选择器的逻辑表达式：数据选择器的逻辑表达式：

41、)()()()()()()()(01270126012501240123012201210120AAADAAADAAADAAADAAADAAADAAADAAADY使能端使能端 S选择输入选择输入A2 A1 A0输出输出 Y Y 1X X X0 100 0000000 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1D0 D0D1 D1D2 D1D3 D3D4 D4D5 D5D6 D6D7 D774151功能真值表功能真值表74151逻辑图逻辑图P8311&1111Y输出输出Y使能使能SA0A1A2选择输入选择输入D0D1D2D3D4D5D6D7数据输入数据输入)()()()()()()()(01270126012501240123012201210120AAADAAADAAADAAADAAADAAADAAADAAADY 8 8选选1 1数据选择器数据选择器74LS15