常用数字逻辑器件注解

1、常用数字逻辑器件的注解逻辑门电路：74系列：74LS00 2输入端四与非门74LS02 2输入端四或非门74LS04 六反相器74LS08 2输入端四与门74LS10 3输入端3与非门74LS11 3输入端3与门74LS20 4输入端双与非门74LS21 4输入端双与门74LS27 3输入端三或非门74LS28 2输入端四或非门缓冲器74LS32 2输入端四或门74LS86 2输入端异或门CD系列：4002 双4输入端或非门4011 四2输入端与非门4069 六反相器4072 双4输入端或门计数器：74LS90 二-五-十进制异步计数器74LS160 可预置BCD异步清除计数器74LS161

2、可预置四位二进制异步清除计数器74LS162 可预置BCD同步清除计数器74LS163 可预置四位二进制同步清除计数器74LS191 二进制同步可逆计数器74LS192 可预置BCD双时钟可逆计数器74LS193 可预置四位二进制双时钟可逆计数器74LS393 双四位二进制加法计数器CD4518 双BCD同步加法计数器触发器：74LS73 带清除负触发双J-K触发器74LS74 带置位复位正触发双D触发器74LS76 带预置清除双J-K触发器74LS112 带预置清除负触发双J-K触发器译码器：74LS138 3-8线译码器 74LS139 双2-4线译码器 74LS154 4线16线译码器C

3、D4515 4位锁存, 4线-16线译码器CD4511 BCD锁存,7段译码,驱动器选择器：74LS151 8选1数据选择器74LS153 双4选1数据选择器寄存器：74LS164 八位串行入/并行输出移位寄存器74LS194 四位双向通用移位寄存器74LS95 四位并行输入/输出移位寄存器锁存器：74LS273 带公共时钟复位八D触发器74LS373 三态同相八D锁存器74LS374 三态反相八D锁存器编码器：74LS148 8-3线优先编码器加法器：74LS83 四位二进制快速进位全加器分配器：CD 4017 十进制计数/分配器分频器：CD4060 14位二进制串行计数/分频器比较器：74

4、LS85 四位数字比较器一、逻辑门电路（1）74系列1234567109811121314GND2B2A2Y1B1A1Y3A3B3Y4A4B4YUcc74LS02双输入四或非门11111234567109811121314&&&&GND2Y2B2A1Y1B1A3Y3A3B4Y4A4BUcc74LS00双输入四与非门1234567109811121314&&GND2Y2B2A1Y1B1A3Y3A3B4Y4A4BUcc74LS08双输入四与门&&1234567109811121314GND3Y3A2Y2A1Y1A4Y4A5Y5A6Y6

5、AUcc74LS04六反相器1111111234567109811121314&GND2Y2C2B2A1B1A3Y3A3B3C1Y1CUcc74LS11三输入三与门&&1234567109811121314&GND2Y2C2B2A1B1A3Y3A3B3C1Y1CUcc74LS10三输入三与非门&&1234567109811121314GND1Y1D1CNC1B1A2Y2A2BNC2C2DUcc74LS21四输入双与门&&1234567109811121314GND1Y1D1CNC1B1A2Y2A2BNC2C2DUcc74LS20四

6、输入双与非门&&1234567109811121314GND2B2A2Y1B1A1Y3A3B3Y4A4B4YUcc74LS28双输入四或非门缓冲器111112345671098111213141GND2Y2C2B2A1B1A3Y3A3B3C1Y1CUcc74LS27三输入三或非门111234567109811121314=1=1GND2Y2B2A1Y1B1A3Y3A3B4Y4A4BUcc74LS86双输入四异或门=1=1123456710981112131411GND2Y2B2A1Y1B1A3Y3A3B4Y4A4BUcc74LS32双输入四或门11（2）CD系列12345671

7、09811121314&&VSS2B2A2Y1Y1B1A3A3B3Y4Y4A4BVDDCD4011双输入四与非门&&1234567109811121314VSSNC1D1C1B1A1YNC2A2B2C2D2YVDDCD4002双四输入端或非门111234567109811121314VSSNC1D1C1B1A1YNC2A2B2C2D2YVDDCD4072双四输入端或门111234567109811121314VSS3Y3A2Y2A1Y1A4Y4A5Y5A6Y6AVDDCD4069六反相器111111二、计数器(1)74LS90 二-五-十进制异步计数器（a）管脚

8、图1234567109811121314S9(2)S9(1)UccNCR0(2)R0(1)QCQBGNDQDQANCCPACPACPBCPBR0(1)R0(2)QAQDQBQCS9(2)S9(1)74LS90R0(1) R0(2)S9(1) S9(2)QD QC QB QA1 10 ´´ 00 0 0 0´ ´1 11 0 0 1´ 0´ 0计数0 ´0 ´计数0 ´´ 0计数´ 00 ´计数（b）功能表图1 74LS90的管脚图和功能表当计数脉冲由CPA输入，由QA输出时，

9、就构成二进制计数器（或二分频器）；当计数脉冲由CPB输入，QD与CPA相连时，则构成五进制计数器（或五分频器）；当计数脉冲由CPA输入，QA与CPB相连时，就构成十进制（BCD码）计数器（或十分频器）。另外，除计数输入CPA和CPB为下降沿作用外，置0端R0(1)和R0(2)，置9端S9(1)和S9(2)都是高电平起作用，因此在使用中，不要将它们随便悬空。74LS90的管脚图和功能表见图1所示。(2) 74LS160 可预置BCD异步清除计数器74LS161 可预置四位二进制异步清除计数器74LS162 可预置BCD同步清除计数器74LS163 可预置四位二进制同步清除计数器图2 74LS16

10、0/161的管脚图和功能表（a）管脚图123456712111013141516ENPDCBACLKQCQBVccQDQARCOLOADCLR74LS160/16198GNDENTCLR ENPQD QC QB QA0 ´ ´ ´ ´ 0 0 0 0 置零1 1 ´ 0 ´ 保持（b）功能表LOAD ENTCLK工作状态1 0 ´ ´ D C B A 预置数1 1 0 1 ´ 保持1 1 1 1 计数 74LS160/161的管脚图和功能表见图2所示。当74LS160工作在计数状态时，从电路的0000状态

11、开始连续输入10个计数脉冲时，电路将从1001（9）状态返回0000（0）状态，RCO端从高电平跳变到低电平。而74LS161则是从1111（15）到0000（0）时，RCO端从高电平跳变到低电平。可以利用RCO端输出的高电平或下降沿作为进位输出信号。74LS162/163的管脚图和74LS160/161相同，所不同的是74LS162/163采用同步置零的方式，而74LS160/161采用异步置零的方式。在同步置零的计数器电路中，CLR出现低电平后要等到时钟信号CLK到达时才能将触发器置零。而在异步置零的计数器电路中，只要CLR出现低电平，触发器立即被置零。(3) 74LS190 BCD同步单

12、时钟可逆计数器74LS191 二进制同步单时钟可逆计数器图3 74LS190/191的管脚图和功能表（a）管脚图123456712111013141516DBCCLKQCQBVccQDQAACTEN74LS190/19198GNDMAX/MIND/ULOADRCO（b）功能表CTEN ´ 0 ´ ´ 预置数LOAD CLK工作状态0 1 1 减计数1 ´ ´ ´ 保持D/U0 1 0 加计数74LS190/191的管脚图和功能表见图3所示，两者的区别在于74LS190为十进制计数器，而74LS191为十六进制计数器。CTEN为计数允许

13、端，当允许端为低电平时，计数器允许计数。MAX/MIN为最大/最小输出端（也称进位/借位信号输出端）。当计数器作加法计数，且QD QC QB QA =1001（74LS191则为1111）时，MAX/MIN=1，有进位输出；当计数器作减法计数，且QD QC QB QA =0000时，MAX/MIN=1，有借位输出。当计数器溢出时，MAX/MIN输出端产生一个宽度为一个CLK周期的正脉冲，同时RCO也形成一个宽度等于时钟低电平部分的负脉冲，上述正脉冲或负脉冲的后沿比产生溢出的时钟脉冲上升沿稍微滞后，它们可作为级联信号来用。(4) 74LS192 可预置BCD双时钟可逆计数器74LS193 可预置

14、四位二进制双时钟可逆计数器图4 74LS192/193的管脚图和功能表（a）管脚图123456712111013141516DBCCLRQCQBVccQDQAADOWN74LS192/19398GNDUPLOADBOCO（b）功能表CLR 1 ´ ´ ´ 清零LOAD 工作状态0 1 1 减计数0 0 ´ ´ 预置数0 1 1 加计数UP DOWN 74LS192/193的管脚图和功能表见图4所示，两者的区别在于74LS192为十进制计数器，而74LS193为十六进制计数器。74LS192/193为双时钟计数器，加法计数脉冲和减法计数脉冲来自两

15、个不同的脉冲源。注意：加到两个时钟端的计数脉冲在时间上应该错开。当计数器作加法计数，且QD QC QB QA =1001（74LS193则为1111）时，有进位输出，CO端产生一个宽度等于时钟低电平部分的负脉冲；当计数器作减法计数，且QD QC QB QA =0000时，有借位输出，BO端产生一个宽度等于时钟低电平部分的负脉冲。(5) 74LS393 双异步四位二进制加法计数器74LS393的管脚图和功能表见图5所示。图5 74LS393的管脚图和功能表（b）功能表（a）管脚图1234567111091213141CKAVcc74LS2938GND1CLR1QA1QB1QC1QD2CKA2CL

16、R2QA2QB2QC2QDCLR 1 ´ 0 0 0 0 0 计数CLK QD QC QB QA (6) CD4518 双BCD同步加法计数器图6 CD4518的管脚图和功能表（a）管脚图1234567121110131415162MR2QC2QBVDD2QD2QACD4518982CP12CP01MR1QA1QBVSS1QD1QC1CP11CP0（b）功能表CLR 1 ´ ´ 清零CP1 工作状态0 0 计数0 0 1 计数CP0 其他组合保持CD4518的管脚图和功能表见图6所示。它有两个独立的BCD码加法计数器，通过级联，每片计数长度可达100。时钟脉冲可由

17、用户设置，可以采用上升沿也可以采用下降沿。三、触发器(1)74LS76 带预置清零端的双J-K下降沿触发器图7 74LS76的管脚图和功能表（a）管脚图1234567121110131415161KVCC1Q74LS76982J1JGND2K2Q1CP1S1R2CP2S2R1Q2Q（b）功能表0 1 ´ ´ ´ 1 0 置位输入输出JKQQ功能SRCP1 0 ´ ´ ´ 0 1 复位1 10 0QnQn保持1 0置11 00 1置00 11 1翻转QnQn0 0 ´ ´ ´ 1* 1* 禁止74LS76的

18、管脚图和功能表见图7所示。功能表中带“*”号的状态是不稳定的，当直接置位端S和直接复位端R回到高电平状态时，此状态将不再存在。(2)74LS73 带清零端的双J-K下降沿触发器图8 74LS73的管脚图和功能表（b）功能表输入输出JKQQ功能RCP0 ´ ´ ´ 0 1 复位 10 0QnQn保持1 0置11 00 1置00 11 1翻转QnQn（a）管脚图123456711109121314Vcc74LS7382J1K1J1QGND1Q2K2Q2Q1CP1R2R2CP74LS73的管脚图和功能表见图8所示。(3)74LS74 带预置清零端的双D上升沿触发器图9

19、74LS74的管脚图和功能表（b）功能表输入输出DQQ功能SCP0 1 ´ ´ 1 0 置位 1 1 0QnQn保持0 ´禁止Q n+1=DR1 0 ´ ´ 0 1 复位 0 1 1 1 0 0 0´ ´ 1* 1*（a）管脚图123456711109121314Vcc74LS7482D2CPGND2Q2Q2S2R1D1CP1Q1Q1S1R74LS74的管脚图和功能表见图9所示。功能表中带“*”号的状态是不稳定的，当直接置位端S和直接复位端R回到高电平状态时，此状态将不再存在。(4)74LS112 带预置清零端的双J-K下降

20、沿触发器图10 74LS112的管脚图和功能表（a）管脚图1234567121110131415161KVCC1Q74LS112982J1JGND2K2Q1CP1S1R2CP2S2R1Q2Q（b）功能表0 1 ´ ´ ´ 1 0 置位输入输出JKQQ功能SRCP1 0 ´ ´ ´ 0 1 复位1 10 0QnQn保持1 0置11 00 1置00 11 1翻转QnQn0 0 ´ ´ ´ 1* 1* 禁止74LS112的管脚图和功能表见图10所示。三、译码器(1) 74LS138 3-8线译码器图11 74L

21、S138的管脚图和功能表（a）管脚图123456712111013141516AVCC74LS13898G1GNDCY0Y1Y2Y3Y4Y5Y6Y7G2BG2AB选择选通输出输出（b）功能表´ 1 ´ ´ ´ 输入输出C B A0 ´ ´ ´ ´G1G2A+ G2BY0 Y1 Y2 Y3 Y4 Y5 Y6 Y71 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0

22、1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 74LS138的管脚图和功能表见图11所示。(2) 74LS139 双2-4线译码器图12 74LS139的管脚图和功能表（a）管脚图1234567121110131415161AVCC74LS13998GND1Y01B选择选通输出1G1Y11Y21Y32A2Y02B选择选通输出2G2Y12Y22Y3（b）功能表´ ´输入输出B A1Y0 Y1 Y2 Y3 1

23、1 1 1 0 0 G00 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 74LS139的管脚图和功能表见图12所示。(3) 74LS154 4-16线译码器74LS154的管脚图和功能表见图13所示。（a）管脚图123456713141516AVCC74LS1548GNDCG1B选择选通输出121110917181952021222324G2D0132456879101513141211输出（b）功能表D C B AG10 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 G20 ´´´´1

24、1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 ´´´´1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 ´´´´1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1

25、1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0

26、1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 图13 74LS154的管脚图和功能表四、选择器(1) 74LS151 8选1数据选择器74LS151的管脚图和功能表见图14所示。图14 74LS151的管脚图和功能表（a）管脚图1234567121110

27、13141516AVCC74LS15198YGNDCD4SB选择选通输出数据输入D5D6D7D3数据输入D2D1D0W（b）功能表输入输出C B A´ ´ ´0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S1 WY0 1 D0D0D1D1D2D2D3D3D4D4D5D5D6D6D7D7(2) 74LS153 双4选1数据选择器74LS153的管脚图和功能表见图15所示。图15 74LS153的管脚图和功能表（a）管脚图123456712111013141516VCC74LS15398GND1Y1C3B1G1C2

28、1C11C02Y2C3A2G2C22C12C0（b）功能表输入输出B A´ ´0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1G1 Y0 C3 C2 C1 C0´ ´ ´ ´´ ´ ´ 00 ´ ´ ´ 11 ´ ´ 0 ´0 ´ ´ 1 ´1 ´ 0 ´ ´0 ´ 1 ´ ´1 0 ´ ´ ´0 1 

29、0; ´ ´1 五、寄存器(1) 74LS164 八位串行入/并行输出移位寄存器图16 74LS164的管脚图和功能表（a）管脚图123456711109121314Vcc74LS1648ABGNDQACLKRQBQCQDQHQGQFQE（b）功能表输入输出ABRCLK0 11 1QAn0 ´0´´´QA QB QH0001QGnQBn´QAn0QGnQBnQAn0QGnQBn0´´QG0QB074LS164的管脚图和功能表见图16所示。(2) 74LS194 四位双向通用移位寄存器74LS194的管脚图

30、和功能表见图17所示。74LS194具有左右移位控制、数据并行输入、保持、异步置零（复位）等功能。SR为数据右移串行输入端，SL为数据左移串行输入端，A、B、C、D为数据并行输入端，QA QD为数据并行输出端。移位寄存器的工作状态由控制端S1和S0的状态来指定。当S1=S0=0时，移位寄存器工作在保持状态；当S1=S0=1时，移位寄存器工作在数据并行输入状态；当S1=1，S0=0时，移位寄存器工作在左移状态；当S1=0，S0=1时，移位寄存器工作在右移状态。图17 74LS194的管脚图和功能表（a）管脚图123456712111013141516VCC74LS19498GNDSLSRB1RC

31、LKCADS1S0QCQDQAQB（b）功能表输入输出S1 S0´ ´1 1 1 0 1 1 0 0 0 R0 QA ´ ´ ´ ´0´ 1´CLK0 SL SRAQB QC QD ´ ´ ´BCD000´ ´´ ´´ ´ ´ ´QA0 QB0 QC0 QD0 ´ ´a b c dabcd´ ´ ´ ´´ ´ ´ &#

32、180;´ ´ ´ ´´ ´ ´ ´´ ´ ´ ´QAn QBn QCn 1 QAn QBn QCn 0 ´ 01 ´0 ´´ ´QBn QCn QDn 1 QBn QCn QDn 0 QA0 QB0 QC0 QD0 六、锁存器(1) 74LS273 带公共时钟复位八D触发器74LS273的管脚图和功能表见图18所示。（a）管脚图12345671112VCC74LS2738GND10913141551617181920CLR1

33、Q1D2D2Q3Q3D4D4Q8Q8D7D7Q6Q6D5D5QCLK图18 74LS273的管脚图和功能表（b）功能表CLK 0 CLR Q1 1D ´´1 1 0 1 0 0 0´Q0(2) 74LS373 三态同相八D锁存器（a）管脚图12345671112VCC74LS3738GND10913141551617181920OC1Q1D2D2Q3Q3D4D4Q8Q8D7D7Q6Q6D5D5QC图19 74LS373的管脚图和功能表（b）功能表C 1 OC Q0 0D ´´0 1 1 0 0 Q0 0´高阻1 1 74LS373的管

34、脚图和功能表见图19所示。(3) 74LS374 三态反相八D锁存器74LS374的管脚图和功能表见图20所示。（a）管脚图12345671112VCC74LS3748GND10913141551617181920OC1Q1D2D2Q3Q3D4D4Q8Q8D7D7Q6Q6D5D5QCLK图20 74LS374的管脚图和功能表（b）功能表CLK 1 OC Q0 0D ´´0 1 1 0 0 Q0 0´高阻七、编码器：74LS148 8-3线优先编码器74LS148的管脚图和功能表见图21所示。图21 74LS148的管脚图和功能表（a）管脚图123456712111

35、013141516I4VCC74LS14898I7GNDI6I5I3I0I1I2A0A1A2EIEOGS（b）功能表输入输出A2 A1 A01EII0´ ´ ´ ´ ´ ´ ´ ´ 00 0 1 0 0 1 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 I1I2I3I4I5I6I70GS1 1 1 0 0 0 ´ ´ ´ ´ ´ ´ ´ 0 ´ ´ ´ ´ ´ ´

36、; 011 1 1 1 1 1 11EO1 1 1 0 0 1 ´ ´ ´ ´ ´ 011´ ´ ´ ´ 0111´ ´ ´ 01111´ ´ 0 11111´ 01 111110 11 11111八、分配器CD 4017 十进制计数/分配器CD4017的管脚图和功能表见图22所示。图22 CD4017的管脚图和功能表（a）管脚图123456712111013141516MRO3VDDO9CD401798CP1CP0VSSCOO4O8O5O1O0

37、O2O6O7（b）功能表MR1 ´ ´ CP1 工作状态0 0 CP0 其他组合保持O0 =1，CO =1O1 O9=01计数计数九、分频器CD4060 14位二进制串行计数/分频器CD4060的管脚图见图23所示。它是一个14位二进制加法计数器，由时钟脉冲CP1的下降沿触发。这个计数器虽然有14位，但只有Q4Q10和Q12Q1410个引出端，而Q1Q3和Q11没有引出端。MR为清零端，高电平起作用。图23 CD4060的管脚图123456712111013141516MRQ4VDDQ10CD406098CP0CP0VSSQ8Q9Q12Q13Q14Q6Q5Q7CP1十一、运算放大器 (1) 通用型集成运算放大器LM3241234567109811121314VCCGNDLM339+