微机原理第6章1节2014SGQ

1、1时间：时间：201411月月3日日1、了解存储器的概念和相关知识。、了解存储器的概念和相关知识。2、掌握、掌握存储器的分类。存储器的分类。3、掌握掌握存储器的性能指标。存储器的性能指标。4、了解、了解RAM的结构。的结构。5、学习典型芯片、学习典型芯片2114和和6116.6、学习存储芯片扩展的基本步骤。、学习存储芯片扩展的基本步骤。2第第6章章 主存储器主存储器 存储器：存储器：计算机用来存储信息的部件计算机用来存储信息的部件。 内存储器内存储器和和外存储器外存储器.CPU能直接访问的是内存能直接访问的是内存. 容量要大、存储速度要快容量要大、存储速度要快. 主存（内），辅存（外），网络存

2、储器主存（内），辅存（外），网络存储器 3存储系统的层次结构存储系统的层次结构速度速度,容量容量,成本的统一成本的统一CPU寄存器寄存器主存储器主存储器高速缓存高速缓存Cache辅助存储器辅助存储器大容量存储器大容量存储器辅助软硬设备辅助软硬设备主存主存辅存辅存CacheCPU主存主存辅助硬件辅助硬件价格，容量，速度，访问频度价格，容量，速度，访问频度4 内存内存： 高速缓冲存储器高速缓冲存储器cache：几百千个字节（：几百千个字节（n100KB），），3级级2MB，硬盘上，硬盘上8MB以上，工作速度与以上，工作速度与CPU相当。相当。 内存条内存条（主存储器）：（主存储器）：512MB1G

3、,2G、4G、8G 工作工作速度比速度比cache要慢。要慢。 内存一般都使用半导体存储器。它集成度高、速度快、内存一般都使用半导体存储器。它集成度高、速度快、成本低、体积小。成本低、体积小。 易失性。易失性。 5外存外存： U盘、硬盘、软盘、光盘等。一般几百盘、硬盘、软盘、光盘等。一般几百GB到到NTG。掉电可保存。掉电可保存。66.1半导体存储器的分类半导体存储器的分类半导体存储器从使用功能上来分，可分为：半导体存储器从使用功能上来分，可分为： 读写存储器读写存储器RAM（Random Access Memory）又称）又称为为随机存取存储器随机存取存储器； 只读存储器只读存储器ROM（R

4、ead Only Memory）两类。）两类。 7（一）（一）在在RAM中，又可以分为中，又可以分为双极型双极型和和MOS RAM两大类。两大类。11双极型双极型RAM M的的特点特点（1）存取）存取速度高速度高。（2）以晶体管的触发器作为基本存储电路，故）以晶体管的触发器作为基本存储电路，故管管子较多子较多。（3）集成度较低集成度较低（与（与MOS相比）。相比）。（4）功耗大功耗大。（5）成本高成本高。所以，双极型所以，双极型RAM主要用在主要用在速度要求较高速度要求较高的微型的微型机中或作为机中或作为cache。822MOMOS RAM M用用MOS器件构成的器件构成的RAM，又可分为，又

5、可分为静态静态SRAM和和动态动态DRAM两种。两种。（1）静态）静态RAM的特点的特点 6管管构成的触发器作为基本存储电路。构成的触发器作为基本存储电路。 集成度集成度高于高于双极型双极型，但，但低于低于动态动态RAM。 不需要刷新不需要刷新，故可省去刷新电路。，故可省去刷新电路。 功耗功耗比比双极型的双极型的低低，但比，但比动态动态RAM高高。 易于用电池作为后备电源。易于用电池作为后备电源。 存取存取速度速度较动态较动态RAM快快。9（2）动态动态RAM的特点的特点 基本存储电路用基本存储电路用单管线路单管线路组成（靠电容存储电组成（靠电容存储电荷）。荷）。 集成度高集成度高。 比静态比

6、静态RAM的的功耗更低功耗更低。 价格价格比静态比静态便宜便宜。 因动态存储器靠电容来存储信息，由于总是存因动态存储器靠电容来存储信息，由于总是存在着泄漏电流，故在着泄漏电流，故需要定时刷新需要定时刷新。典型的是要求每。典型的是要求每隔隔1ms刷新一遍。刷新一遍。10（二）（二）ROM的种类的种类11掩模掩模ROMOM只能读不能改变只能读不能改变。22可编程序可编程序的只读存储器的只读存储器PROMOM这种这种ROM用户用户只能写一次只能写一次。 3 3可擦去的可编程可擦去的可编程只读存储器只读存储器EPROMOM（Erasablrasable PROMOM）电可擦除的可编程电可擦除的可编程E

7、2PROM及新一代可擦除及新一代可擦除ROM（闪烁存储器（闪烁存储器flash memory）等。）等。11静态RAM动态RAMMOS型双极型不可编程掩膜ROM可编程ROM可擦除、可再编程ROM紫外线擦除的EPROM电擦除的E2PROM随机读写存储器RAM只读存储器ROM半导体存储器图图6.1 半导体存储器的分类半导体存储器的分类 12(三三) 半导体存储器的主要技术指标半导体存储器的主要技术指标 1存储容量存储容量 (1) 用字数用字数 位数表示，以位为单位位数表示，以位为单位,表示存储芯片容量。表示存储芯片容量。 如如1K 4位，表示该芯片有位，表示该芯片有1K个单元个单元(1K=1024

8、)，每个存，每个存储单元的长度为储单元的长度为4位。位。 (2) 用字节数表示容量，以字节为单位，如用字节数表示容量，以字节为单位，如128B，表示该，表示该芯片有芯片有 128个单元，每个存储单元的长度为个单元，每个存储单元的长度为8位。位。 现代计算机存储容量很大，常用现代计算机存储容量很大，常用KB、MB、GB和和TB为单为单位表示存储容量的大小。其中，位表示存储容量的大小。其中，1KB210B1024B；1MB220B1024KB；1GB230Bl024MB；1 TB240B1024 GB。 13 2存取时间存取时间 存取时间是指从启动一次存储器操作到完成该操作所经历的存取时间是指从启

9、动一次存储器操作到完成该操作所经历的时间。时间。 存取时间越小，存取速度越快。存取时间越小，存取速度越快。 14 3存储周期存储周期 连续启动两次独立的存储器操作连续启动两次独立的存储器操作(如连续两次读操作如连续两次读操作)所需要所需要的最短间隔时间称为存储周期。的最短间隔时间称为存储周期。 4功耗功耗 功耗反映了存储器耗电的多少，同时也反映了其发热的程功耗反映了存储器耗电的多少，同时也反映了其发热的程度。度。 15 5可靠性可靠性 可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。力。 可靠性越高，存储器正常工作能力越强。可靠性越高

10、，存储器正常工作能力越强。 16 6集成度集成度 集成度指在一块存储芯片内能集成多少个基本存储电路，集成度指在一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一位二进制信息，所以集成度常用位每个基本存储电路存放一位二进制信息，所以集成度常用位/片来表示。片来表示。 7性能性能/价格比价格比 性能性能/价格比价格比(简称性价比简称性价比)是衡量存储器经济性能好坏的是衡量存储器经济性能好坏的综合指标。综合指标。 1762随机存取存储器随机存取存储器RAM1. 静态静态RAM的存储单元的存储单元X地址译码线T5AT1T2T3T4T6BT7T8(I/O)(I/O)接Y 地址译码 器Vcc一

11、、基本的存储电路一、基本的存储电路182. 单管动态单管动态RAM的存储单元的存储单元放大器放大器CQ列选择信号列选择信号数据输入输出数据输入输出行选择信号行选择信号 动态动态RAM的基本存的基本存储单元是一个晶体管和储单元是一个晶体管和一个电容，因而集成度一个电容，因而集成度高，成本低，耗电少。高，成本低，耗电少。但必须定时对电容充电，但必须定时对电容充电，称为刷新。称为刷新。193232=1024存储单元存储单元I/O电路电路地址反相器地址反相器Y译码器译码器输入输入输出输出电路电路控制控制电路电路驱驱动动器器地地址址反反相相器器X译译码码器器A0A1A2A3A4片选片选读读/写写A5 A

12、6 A7 A8 A9I/O二、二、RAM结构结构一个基本存储电路只能存储一个基本存储电路只能存储一个二进制位一个二进制位。 将基本的存储电路有规则地组织起来，就是存储体。将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同存储体又有不同的组织形式：的组织形式：将各个字的将各个字的 4位位 组组织在一个芯片中，织在一个芯片中， 如：如：2114 1K4 （SRAM） 将各个字的将各个字的 8位位 组织在一个芯片中，组织在一个芯片中， 如：如：6116 2K8 （SRAM）20 地址译码器地址译码器、I/O电路电路、片选控制端片选控制端CS、输出缓冲器输出缓冲器等等21四、四、 RAM与

13、与CPU的连接的连接RAM与与CPU的连接，主要有以下三个部分：的连接，主要有以下三个部分： 地址线的连接；地址线的连接； 数据线的连接；数据线的连接； 控制线的连接。控制线的连接。22实际的实际的RAM芯片芯片：以以2114为例为例123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGNDn存储容量为存储容量为10244n18个个引脚：引脚：n10根地址线根地址线A9A0n4根数据线根数据线I/O4I/O1n片选片选CS0，有效，有效n读写读写WE，写允许，与，写允许，与WR相连相连2114A0 A9 W

14、R CSD0D323 6116是是2K8位的位的SRAM6116IO4VccA8A9WEOEA10CEIO7IO6IO5IO3IO2A7A6A5A4A3A2A1A0IO0IO1GND6116引脚排列图引脚排列图6116A0A10D0D7CSRDWRVccGND6116逻辑关系图逻辑关系图CEOEWE工作方式010写入001读出1*未选通6116工作方式工作方式246.3存储器的扩展存储器的扩展存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线一、存储芯片的扩展一、存储芯片的扩展25A9-A0D7-D0W

15、RWECPUn用用1k1的片子组成的片子组成1k8的存储器的存储器n 地址线地址线 （210=1k）需）需 10 根根n 数据线数据线 8 根根 n 控制线控制线 WR（1）位扩展位扩展:是指存储芯片的字（是指存储芯片的字（1K）满足要求，而位数不够，）满足要求，而位数不够，需要对存储单元的位数进行扩展。需要对存储单元的位数进行扩展。26n若芯片的数据线正好若芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据n全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足8根：根：n一次不能从一个芯片中访问到一次不能从一

16、个芯片中访问到8位数据位数据n利用多个芯片扩充数据位利用多个芯片扩充数据位n这个扩充方式简称这个扩充方式简称“位扩展位扩展”2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多个位扩展的存储芯片的数据线连接于多个位扩展的存储芯片的数据线连接于系统数据总线的不同位数系统数据总线的不同位数n其它连接都一样其它连接都一样n这些芯片应被看作是一个整体这些芯片应被看作是一个整体n常被称为常被称为“芯片组芯片组”27（2）字扩展字扩展：用于存储芯片的位数满足而字数不够的情况。：用于存储芯片的位数满足而字数不够的情况。D7D0A19A10A

17、9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器译码器00000000010000000000由由1K8的构成的构成2K8的。的。28图图6.19给出了用给出了用4个个16 K 8芯片经字扩展构成一个芯片经字扩展构成一个64K 8存储器系存储器系统的连接方法。统的连接方法。 2-4译码器0123A15A14168(1)CEWE168(2)CEWE168(3)CEWE168(4)CEWEA0A13WED7D0图图6.19 有有16K 8位芯片组成位芯片组成64K 8位的存储器位的存储器 29表表6.6 图图6.19中各芯片地址空间分配表中各芯片地址空间分配表 A15A14A13A

18、12A11A1A0说明说明100000000011111最低地址最低地址(0000H)最高地址最高地址(3FFFH)201010000011111最低地址最低地址(4000H)最高地址最高地址(7FFFH)310100000011111最低地址最低地址(8000H)最高地址最高地址(BFFFH)411110000011111最低地址最低地址(C000H)最高地址最高地址(FFFFH)地址地址片号片号30存储芯片的位扩充存储芯片的位扩充31存储芯片的字扩充存储芯片的字扩充32用用1k4 的片子的片子 2114 组成组成 2k8 的存储器：的存储器：则要有则要有2/1=2组芯组芯片，每组片，每组8

19、/4=2片。片。 地址线地址线 210=1K，需，需 10 根（片内）根（片内） 数据线数据线 8 根根 控制线控制线 IO/ M 和和 WR（3）、）、字位同字位同时扩展时扩展：1K4扩展为扩展为2K8的，的，则要有则要有2/1=2组芯组芯片，每组片，每组8/4=2片。片。组内采用位扩展，组内采用位扩展，组间采用字扩展组间采用字扩展法。法。33图图6.18 字位同时扩展连接图字位同时扩展连接图 图图6.18给出了用给出了用2114(1K 4)RAM芯片构成芯片构成4K 8存储器的连存储器的连接方法。接方法。 34二、存储器的连接二、存储器的连接（一）存储芯片地址线的连接（一）存储芯片地址线的

20、连接n芯片的地址线通常应全部与芯片的地址线通常应全部与CPU的低位地址总线相连的低位地址总线相连n寻址时，这部分地址的译码是在存储芯片内完成的，我寻址时，这部分地址的译码是在存储芯片内完成的，我们称为们称为“片内译码片内译码”000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范围（范围（16进制）进制）A9A035（二）存储芯片片选端的译码（二）存储芯片片选端的译码A19A15A14A0 全全0全全1D7D0A14A0CE（1）片选端常有效片选端常有效n令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不

21、与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽简单易行、但无法再进行地址虽简单易行、但无法再进行地址扩充，会出现扩充，会出现“地址重复地址重复”36地址重复地址重复n一个存储单元具有一个存储单元具有多个多个存储地址的现象存储地址的现象n原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意n使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址可用地址”n例如：例如：00000H07FFFHn选取的原则：选取的原则：高位地址全为高位地址全为0的地址的地址为了避免重复地

22、址，我们常用为了避免重复地址，我们常用高位地址的译码高位地址的译码371、 译码和译码器译码和译码器n译码：译码：将某个特定的将某个特定的“编码输入编码输入”翻翻译为唯一译为唯一“有效输出有效输出”的过程的过程n译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑n译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器n常用的常用的2:4译码器：译码器：74LS139n常用的常用的3:8译码器：译码器：74LS138n常用的常用的4:16译码器：译码器：74LS154（2）高位地址的译码）高位地址的译码3874LS13874LS138原理图原理图Y Y0 0Y Y1 1Y Y2

23、2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 7G G1 1G G2A2AG G2B2BC CB BA A74LS138功能表功能表G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y01000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7E3E3E2E2E1E1C CB BA A74LS13874LS138原理图原理图392、 全译码全译码n所有的

24、系统地址线均参与对存储单元的译码寻址所有的系统地址线均参与对存储单元的译码寻址n包括包括低位地址低位地址线对芯片内各存储单元的译码寻址线对芯片内各存储单元的译码寻址（片内译码片内译码），），高位地址高位地址线对存储芯片的译码寻线对存储芯片的译码寻址（址（片选译码片选译码）n采用全译码，采用全译码，每个存储单元的地址都是每个存储单元的地址都是唯一唯一的的，不存在地址重复不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多40时间：时间：201311月月4日日1、学习存储芯片扩展的基本步骤。学习存储芯片扩展的基本步骤。2、全译码扩展存储器芯片。、全译码扩展存储器芯片。4

25、1全译码示例全译码示例A15 A14A13A16CBAG1138 2764A19A18A17A12A0CEY6G2AG2BIO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A1342芯芯 片片A15 A10A9 A0地址范围地址范围RAM1000000000000000011111111110000H03FFHRAM2000001000000000011111111110400H07FFHRAM30000100000000000111111111110800H0BFFHRAM40000

26、11000000000011111111110C00H0FFFH表表6.8 各组芯片的地址范围各组芯片的地址范围 43I/O1I/O4RAM12114A9A0A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0A12A13BCY0Y1Y2Y3Y2BG2AG11A15A

27、14G1IO/M图图6.22 字位同时扩展连接图字位同时扩展连接图 443、 部分译码部分译码n只有只有部分（高位）部分（高位）地址线参与对存储芯片地址线参与对存储芯片的译码的译码n每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重地址重复复），需要选取一个可用地址），需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费45138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y346线选译码示例线选译码示例A1

28、4A12A0A13(1)2764(2)2764 CECE474、 线选译码线选译码n只用只用少数几根高位少数几根高位地址线进行芯片的译码，且地址线进行芯片的译码，且每根负责选中一个芯片每根负责选中一个芯片（组）（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用48片选端译码小结片选端译码小结n存储芯片的片选控制端可以被看作是存储芯片的片选控制端可以被看作是一根最高位地址线一根最高位地址线n在系统中，主要与地址

29、发生联系：包在系统中，主要与地址发生联系：包括括地址空间的选择地址空间的选择（接（接CPU的的IO/M信号）和信号）和高位地址的译码选择高位地址的译码选择（与（与CPU的高位地址线相关联）的高位地址线相关联）49(三三) 存储芯片的读写控制存储芯片的读写控制n芯片芯片OE与与CPU的读命令的读命令(RD)相连相连n当芯片被选中、且读命令有效时，存储当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片将开放并驱动数据到总线n芯片芯片WE与与CPU的写命令（的写命令（WR）相连）相连n当芯片被选中、且写命令有效时，允许当芯片被选中、且写命令有效时，允许总线数据写入存储芯片总线数据写入存

30、储芯片506.4.2 存储器与存储器与CPU的连接的连接 存储器与存储器与CPU的连接实际上就是存储器与三总线中相关信号的连接实际上就是存储器与三总线中相关信号线的连接。线的连接。 1存储器与控制总线的连接存储器与控制总线的连接控制线控制线(如如M/IO) 与地址线一同参与地址译码，生成片选信号。与地址线一同参与地址译码，生成片选信号。 5107815000010000300005000000000200004220-1=FFFFF220-2=FFFFE512K8(位位)512K8(位位)奇地址奇地址存储体存储体偶地址偶地址存储体存储体(A0=1)(A0=0)52 当当BHE有效有效时，选定时

31、，选定奇地址奇地址存储体存储体,体内地体内地址由址由A19A1确定。当确定。当A0=0时，选定时，选定偶地址偶地址存储存储体，体内地址同样由体，体内地址同样由A19A1确定。确定。 值得注意的是偶地址存储体固定与低值得注意的是偶地址存储体固定与低8位数据位数据总线总线D7D0相连，奇地址存储体固定与高相连，奇地址存储体固定与高8位数据位数据总线总线D15D8相连。相连。 BHE和和A0互相配合，使互相配合，使CPU可以访问两个存储可以访问两个存储体中的一个字。体中的一个字。53 图图6.19给出了由两片给出了由两片6116(2K 8)构成的构成的2K字字(4K字节字节)的存的存储器与储器与80

32、86 CPU的连接情况。的连接情况。 图图6.19 6116与与8086 CPU的连接的连接 6116A10A0OEWECED7D0 6116A10A0OEWECED15D8A11A1RDWRA0BHE54表表3.9 8086存储器高低位库选择存储器高低位库选择 BHE A0 对对 应应 操操 作作 0 0 同时访问两个存储体，读同时访问两个存储体，读/写一个字的信息写一个字的信息 0 1 只访问奇地址存储体，读只访问奇地址存储体，读/写高字节的信息写高字节的信息 1 0 只访问偶地址存储体，读只访问偶地址存储体，读/写低字节的信息写低字节的信息 1 1 无操作无操作 55YnBHEA0或或或

33、或连接的存储器芯片连接连接的存储器芯片连接CPU的的高位数据线高位数据线D15D8连接的存储器芯片连接连接的存储器芯片连接CPU的的低位数据线低位数据线D7D0全译码扩展的片选端连接全译码扩展的片选端连接56例例1:将将2片片6264连接到连接到8086系统总线上系统总线上,其内存地址为其内存地址为70000H73FFFH。画出全译码方式下译码器部分。画出全译码方式下译码器部分。57例例1:将将2片片6264连接到连接到8086系统总线上系统总线上,其内存地址为其内存地址为70000H73FFFH。画出全译码方式下译码器部分。画出全译码方式下译码器部分。 读写偶地址时读写偶地址时A0=0；读写

34、奇地址时，；读写奇地址时，BHE0；读以偶地址开始的一个字；读以偶地址开始的一个字时，时，A0和和BHE同时为低。同时为低。6264D0D7CSOEWEVccGND6264逻辑关系图逻辑关系图A0A125870000H73FFFH全全0全全10 1 1 1 0 0 00 1 1 1 0 0 1地址范围地址范围A13A1A19A18A17A16A15A14 A0A16 A15A14A18IO/MCBAG1138 A19Y4G2AG2BA17&BHEA0或或或或59例例2：用：用6264(8K8RAM)二片，建立二片，建立08000H0BFFFH的的的内存区。的内存区。60例例2：用：用6

35、264(8K8RAM)二片，建立二片，建立08000H0BFFFH的的的内存区。的内存区。分析：分析：1、片数、片数2片片16K/8k 2、数据线：、数据线：8根根 3、片内寻址：、片内寻址：8K213，A12A0连接连接A13A1。 4、每片的地址范围如下，、每片的地址范围如下，74S138译码译码5、控制线：、控制线：WR 、RD,IO/M61ABCG2AG2BG1Y274LS138或或A0A12D0D7CSWEOE6264(2)A0A12D0D7CSWEOE6264(1)A1A13D0D7A14A15A16WRRDA18A198086CPUIO/MD8D15A17BHEA0或或或或62D

36、3D0A11A0OEWE CS例例3：下图为一：下图为一SRAM芯片，用该芯片扩展成一个芯片，用该芯片扩展成一个8K K8的的存储器。存储器。（1）写出该芯片的存储容量，共需多少）写出该芯片的存储容量，共需多少这样的芯片才能满足上述要求？这样的芯片才能满足上述要求？（2）若该芯片与）若该芯片与8086CPU相连，起始地址为相连，起始地址为02000H，且，且地址连续，请用全译码法画出满足要求的连接图。地址连续，请用全译码法画出满足要求的连接图。分析：分析：（1）A11A0一共一共12根地址线，字数根地址线，字数为为2124K。连接。连接A12A1 D0D3一共一共4根数据线，位数为根数据线，位

37、数为4。容量容量4K4。8K8/4K44片。片。（2）地址）地址02000H开始，一共开始，一共8K8,213，到到03FFFH结束。结束。与与8086相连，则这相连，则这4片为一组。片为一组。63（2）地址）地址02000H开始，到开始，到03FFFH结束。与结束。与8086相连，则这相连，则这4片为一组。选择的片为一组。选择的芯片是芯片是4K的，所以片内寻址部分为的，所以片内寻址部分为A1A12。A17A16A19A18IO/MA15 A14A13CBAG1138 G2AG2B或或或或Y1BHEA0或或或或64656667例例4利用利用2K8位的静态位的静态RAM 6116构成构成8086

38、的从的从F1000HF1FFFH的内存，请用全译码法画出的内存，请用全译码法画出6116与与8086CPU系统总线的系统总线的连接图。连接图。6116A0A10D0D7CEOEWEVccGND分析：分析：6116芯片如右图所示。芯片如右图所示。2K211，地址线，地址线A0A10，8位的数据位的数据线线D0D7。构成构成8086的从的从F1000HF1FFFH的内的内存，容量为存，容量为00000H00FFFH,=21284K8.所以：所以： 4K8/2K82片。片。686970（2）地址）地址F1000H开始，一共开始，一共8K8,213，到，到F1FFFH结束。与结束。与8086相连，则这相连，则这2片片为一组。选择的芯片是为一组。选择的芯片是2K的，所以片内寻址部分为的，所以片内寻址部分为A1A11。11 1