基于FPGA的电机转速测速系统设计

1、基于FPGA的电机转速测速系统设计摘 要在现代工农业生产和日常工作生活中对机器设备的各方面要求越来越高，温度控制，电机测速等都是工农业生产中经常遇到的问题。我们之所以研究基于FPGA的电机转速测速系统，那是迫于时代发展的需要。随着科技的发展，我们发现当我们在对运动物体的速度量进行测量时由于器件选择不当产生了误差,从而直接或间接地影响了测量结果的精度，这就满足不了生产和生活的需要。于是我们提出一种使用增量式光电编码器对运动物体速度进行测量的方法,避免了上述误差的产生,节约了成本而且实现简单,理论上可以达到更高的精度。基于FPGA的速度测量系统设计,以Quartus为软件平台,采用模块化设计并通过

2、数码管驱动电路静态显示最终结果。具有外围电路少,集成度高,可靠性强等特点。接下来本文详细的研究了对增量式光电编码器脉冲信号进行倍频、鉴向、计数器分频、锁存、运算、数据位选择和显示。首先，介绍了FPGA的国内外研究现状，光电编码器的原理、FPGA的发展史、它的设计方法，它的原理与特点，可编程逻辑器件的基本设计思想，一般性可编程逻辑设计的理论，光电耦合器以及数码管显示；其次，针对以往设计的不足，采用了以高度集成的FPGA芯片为核心的设计方式，来实现增量式光电编码器输出信号的处理。编码器输出的数据在FPGA芯片中进行倍频、鉴相、计数、锁存、运算、数据位选择等传输处理；最后，所得的数据经数码管显示。关

3、键词：FPGA 光电编码器 VHDL语言 电机Design of Motor Rotational Speed Measuring System based on FPGA AbstractIn modern industrial and agricultural production and daily life in all aspects of the machinery and equipment have become increasingly demanding, temperature control, motor speed and other industrial and a

4、gricultural production are often problems. The reason why we study motor speed FPGA-based system, it is forced to the needs of the times. As technology develops, we found that when we are on the moving object's velocity measured amount of choice when the device is improper because the error prod

5、uced, thereby directly or indirectly affect the accuracy of the measurement. This can not meet the needs of production and life. So we propose a use of incremental optical encoder to measure the speed of the moving object method, to avoid these errors generate cost savings and simple, in theory, can

6、 achieve higher accuracy.The speed measurement system in the FPGA design to Quartus as the software platform, modular design and digital control drive circuit through the dynamic display of the final result. With less peripheral circuit, high integration, high reliability and so on.Next, a detailed

7、study of this incremental photoelectric encoder pulse signal multiplier, Kam-to, count, clock module, control, data selection and display. First, the introduction of the FPGA current studies, introduced the development history of optical encoder, FPGA development history, its design, its principles

8、and characteristics;the basic programmable logic device design, and general programmable logic design theory. Second, for less than the previous design, using a highly integrated FPGA chip as the core of the design approach to achieve incremental photoelectric encoder signal processing. Encoder outp

9、ut data in the FPGA chip for frequency doubling, phase, counting, control, data transmission choice;at last, the data collected by the digital display.Key words: FPGA ; Photoelectrical Encoder; VHDL Language; motor目 录1 引言11.1 目的及意义11.2 研究现状及前景12 FPGA和器件介绍22.1 FPGA概述22.1.1 FPGA设计方法22.1.2 FPGA原理及特点32.

10、1.3 FPGA的设计流程32.1.4 VHDL程序基本结构42.2 光电编码器简介62.2.1光电编码器的工作模型62.2.2 光电编码器的分类72.2.3 光电编码器的工作原理72.3 光电耦合器简介92.4七段数码管简介103 系统开发工具123.1 Quartus7.2简介123.2 软件的运行环境124电机转速测量原理134.1 数字测量方法134.1.1 M法测速134.1.2 T法测速134.1.3 M/T法测速144.2三种测速方法的精度指标154.2.1 分辨率154.2.2 测速误差率164.3测速方法的比较和选择175 系统总体设计185.1 系统总体结构图185.2 总

11、体设计185.2.1 系统主要模块的划分185.2.2 各个模块的功能186 系统详细设计196.1 详细功能设计196.1.1系统详细结构设计196.2 系统层次结构设计196.2.1 倍频、鉴向模块206.2.2 计数模块216.2.3 时钟模块226.2.4 锁存模块246.2.5 运算模块256.2.6 译码模块276.3 整体模块设计276.4 本章小节287 系统调试与运行297.1 系统测试297.2 结果分析308 总结与展望328.1 总结与展望32致谢33参考文献34附录35外文资料421 引言1.1 目的及意义基于FPGA电机转速系统是工业和农业以及日常生活中不可缺少的一

12、个系统。它的开发引起了广泛的关注。转速是指作圆周运动的物体在单位时间内所转过的圈数，它是电机极为重要的一个状态参数。转速检测的快速性和精度将直接影响系统的效果和动静态性能，如何提高测量精度，如何减轻工作人员的工作负担，如何采取有效措施减少经济损失，如何保障工农业顺利进行等问题迫在眉睫。因此，电机测速系统的研究与实现就具有了十分重要的意义！这个系统采用FPGA芯片，光电编码器，光电耦合器，数码管等技术相结合，提高电机转速测量精度1，有效杜绝测量不准确和误测等现象的发生。电机转速测量系统可以应用于测量各种机械的转速，如冰箱压缩机、空调压缩机以及其它发动机、电动机的转速测量，也可用于电机转速的反馈以

13、控制电机平稳运行和调速。1.2 研究现状及前景目前国内外测量电机转速的方法很多，按照不同的理论方法，先后产 生过模拟测速法（离心式转速表）、同步测速法（机械式或闪光式频闪测速仪）以及计数测速法。计数测速法又可分为机械式定时计数法和电子式定时计数法。传统的电机转速检测多采用测速发电机，也有采用电磁式（利用电磁感应原理或可变磁阻的霍尔元件等）、电容式（对高频振荡进行幅值调制或频率调制）等，还有一些特殊的测速器是利用置于旋转体内的放射性材料来发生脉冲信号。其中应用最广的是光电式2，光电式测速系统具有低惯性、低噪声、高分辨率和高精度的优点。由于光电测量方法灵活多样，可测参数众多，一般情况下又具有非接触

14、、高精度、高分辨率、高可靠性和反应快等优点，加之激光光源、光栅、光学码盘、CCD器件、光导纤维等的相继出现和成功应用，使得光电传感器在检测和控制领域得到了广泛的应用。而采用光电编码器的电机转速测量系统测量准确度高、采样速度快、测量范围宽和测量精度高等优点，具有广阔的应用前景。 以前人们经常习惯于用单片机、PLC来开发电机转速测速系统3。随着科学技术的不断提高，FPGA日益成熟，其强大的功能已被人们深刻认识。使用FPGA来开发电机转速测速系统具有无法比拟的优点。再加上光电编码器发展如此迅速，十分具有诱惑力。于是，此次毕设采用光电编码器作为载体，以FPGA为核心进行设计开发。这次的毕设我们主要是针

15、对目前出现的测速系统进行改善和提高。2 FPGA和器件介绍2.1 FPGA概述早期的可编程逻辑器件只有可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（EEPROM）三种。由于结构的限制，它们只能完成简单的数字逻辑功能4。随后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件（PLD，Programmable Logic Device），它能够完成各种数字逻辑功能。而任意一个组合逻辑都可以用“与一或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组合逻辑功能。PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择

16、地被置为寄存状态。它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。在PAL的基础上，又发展了一种通用阵列逻辑（GAL），如GAL16V8，GAL22V10等。它采用了EEPROM工艺，实现了电可擦除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。随着数字电路应用越来越广泛，传统通用的数字集成芯片已经难以满足系统的功能要求，而且随着系统复杂程度的提高，所需通用集成电路的数量呈爆炸性增长，使得电路的体积膨大，可靠性难

17、以保证。此外，现代产品的生命周期都很短，一个电路可能需要在很短的周期内做改动以满足新的功能需求，对于采用通用的数字集成电路设计的电路系统来说即意味着重新设计和重新布线。2.1.1 FPGA设计方法FPGA的常用设计方法包括自顶向下（Top-down）和自下而上（Down top）5,6。所谓“自顶向下”设计方法，简单说就是先上后下，在功能级对产品设计进行定义，并结合功能仿真技术，以确保设计的正确性，在功能定义完成后，利用逻辑综合技术，将功能描述转化成为某一具体结构芯片的网表文件，输出给厂商的布局布线器进行布线。布局布线结果还可通过仿真器，进行包括功能和时序后的验证，可以保证布局布线所带来的门延

18、时和线延时不影响设计的性能。由于功能描述可以完全独立于芯片的结构，在设计的初级阶段，设计师可不受芯片结构的约束，集中力量进行产品设计，进而避免了传统设计方法带来的重新设计风险。大大缩短了设计周期；其次设计的再利用得到保证。目前的电子产品正向着规模化方向发展，所谓的模块化就是对以往设计成果进行修改、组合和再利用，产生全新的或派生设计。而“自顶向下”设计的功能描述可与芯片无关，因此可以同过EDA元件库的方式进行存档，以便将来重新利用。设计规模大大提高，简单的语言描述即可完成复杂的功能，而不需要手工绘图。芯片选择灵活，从而在设计规模、速度、芯片价格及系统性能要求等方面进行平衡，选择最佳结果。由于自顶

19、向下设计方法的优越性，所以目前大规模FPGA设计一般选择“自顶向下”的设计方法。2.1.2 FPGA原理及特点FPGA的基本特点主要有7：1) 采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片；2) FPGA可做其它全定制或半定制ASIC电路的中试样；3) FPGA内部有丰富的触发器和I/O引脚；4) FPGA电路设计周期最短、开发费用最低、风险最小；5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电

20、时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。综合考虑，使用FPGA的成本优越性是很明显的。第一，使用FPGA器件修改设计方便，设计周期缩短，使系统的研制开发费用降低；第二，FPGA器件可使印刷线路板面积和需要的插件减少，从而使系统的制造费用降低；第三，使用FPGA器件能使系统的可靠性提高，维修工作量小，进而使系统的维修服务费用降低。总之，使用FPGA器件进行系统设计能够节约成本。2.1.3 FPGA的设计流程一般来说，完整的 FPGA 设计流程包括电路设计与输入、功能仿真、综

21、合、综合后仿真、实现、布线后仿真与验证和下板调试等主要步骤8。编写本流程的目的是：1) 在于规范整个设计流程，实现开发的合理性、一致性、高效性；2) 形成风格良好和完整的文档；3) 实现在FPGA不同厂家之间以及从FPGA到asic的顺利移植；4) 便于新员工快速掌握本部门FPGA的设计流程。其设计流程图如图2-1所示。图2-1 FPGA流程图(9) 系统测试（2）VHDL实现（3）功能仿真（4）逻辑综合（7）波形仿真（6）时序分析（5）布局布线（8）全程编译（1）设计定义2.1.4 VHDL代码基本结构一段完整的VHDL代码包含库声明（Library）、实体（Entity）、结构体（Arch

22、itecture）、配置（Configuration）和包集合（Package）五部分。1. 库声明库是经编译后的数据的集合，它存放包集合定义、实体定义、构造体定义和配置定义。库的功能类似于操作系统中的目录，库中存放设计的数据。在VHDL语言中，库的说明总是放在设计单元的最前面。这样在设计单元内的语句就可以使用库中的数据。由此可见，库的好处就在于使设计者可以共享已经编译过的设计结果。在VHDL语言中可以存在多个不同的库，但是库和库之间是独立的。不能相互嵌套。当前在VHDL语言中存在的库大致可以分为两类，一类是用户自行生成的IP库，可以汇集自身设计需要所开发的共用包集合和实体等。使用时要首先说明

23、库名。另一类是PLD， asic芯片制造商提供的库。比如常用的74系列芯片、rom， rom控制器、Counter计数器等标准模块。用户可以直接引用，而不必从头编写。这类库又可以分为4种：ieee库、std库、asic矢量库和work库。在ieee库中有一个“std_logic_1164.all”的包集合是ieee正式认可的标准包集合。std库是VHDL的标准库，在库中存放有称为“standrad”的包集合，库中还包含有称作textio的包集合，使用时应先说明库和包集合名。asic库中存放着与逻辑门一一对应的实体，使用时要对库进行必要的说明。work库是现行作业库，设计者所描述的VHDL语句不

24、需要任何说明，都将存放在work库中，使用时无需进行任何说明。2. 实体实体是VHDL程序的基本单元。简单到可以是一个与门（AND Gate），但复杂到可以是一个系统。但是，不管是简单的数字电路还是复杂的数字电路，其基本构成是一致的，都由实体说明和结构体两部分组成。在层次化系统设计中，实体说明用于描述设计系统的外部接口信号，结构体用于描述系统的行为，系统数据的流程或者系统组织结构形式。3. 结构体结构体是一个基本设计单元的实体，具体指明了该设计单元的行为，元件及内部的连接关系，它定义了设计单元具体的功能，结构体对其基本设计单元的输入输出关系，可以用3种方式描述，即行为描述、寄存器传输描述）和结

25、构描述。不同的描述方式，其描述语句不同。而结构体的结构是完全一样的。一个电路系统的程序设计只有一个实体，可以有多个结构体。系统设计中的实体提供该设计系统的公共信息，结构体定义了各个模块内的操作特性。一个设计实体至少包含一个结构体或多个结构体，构成一个电子系统的设计模型。4. 配置配置用于从库中选取所需单元来组成系统设计的不同规格的不同版本，使被设计系统的功能发生变化。配置语句描述层与层之间的连接关系以及实体与结构之间的连接关系，在仿真每一个实体时，可以利用配置来选择不同的结构体，进行性能对比试验以得到性能最佳的结构体。5. 程序包程序包单纯地用来罗列VHDL语言中所要用到的信号定义、常数定义、

26、数据类型、元件语句、函数定义和过程定义等。它是一个可编译的设计单元，程序包的主要任务是共享相同的单元，多数设计实体共同分享所特有的数据时，程序包是公共存储区，在程序包内说明的数据允许其他的实体所引用。因此，这些数据是可共享的，也就是对其他设计项目可见。程序包由包体说明和包体两部分组成，包体说明是主设计单元，可以单独编译并插入设计库中，包体说明为程序包定义接口，声明包中的类型元件、函数和子程序，其方式与实体定义模块接口非常相似，区别在于Entity中指定哪些信号在元件外部可用而Package的说明语句则指定哪些子程序、常量和数据类型在Package外部可用。包体是次级设计单元，可以在其对应的主设

27、计单元之后，独立编译并插入设计库中。包体用来存放程序包中指定的函数和过程本身的程序体，其方式与模块中结构体语句方法相同，包体中建立的内部子程序在程序包之外不可见。即不能在VHDL程序中使用包体内部的子程序。包体可以与元件的一个Architecture类比。Architecture描述元件的行为，而包体描述包中所说明的子程序的行为。2.2 光电编码器简介光电编码器是一种通过光电转换将输出轴上的机械几何位移量转换成脉冲或数字量的传感器9。这是目前应用最多的传感器，光电编码器是由光栅盘和光电检测装置组成。光栅盘是在一定直径的圆板上等分地开通若干个长方形孔。由于光电码盘与电动机同轴，电动机旋转时，光栅

28、盘与电动机同速旋转，经发光二极管等电子元件组成的检测装置检测输出若干脉冲信号，通过计算每秒光电编码器输出脉冲的个数就能反映当前电动机的转速。此外，为判断旋转方向，码盘还可提供相位相差90o的两路脉冲信号。增量式光电编码器是码盘随位置的变化输出一系列的脉冲信号，然后根据位置变化的方向用计数器对脉冲进行加或减计数，以此达到位置检测的目的。2.2.1 光电编码器的工作模型光电编码器的模型有四部分：图中1 发光二极管 ，2 光电圆盘， 3 转盘缝隙 ，4 遮光板 A B C 光敏元件。其模型如图2-2所示。图2-2 编码器的模型2.2.2 光电编码器的分类根据检测原理，编码器可分为光学式、磁式、感应式

29、和电容式。根据其刻度方法及信号输出形式，可分为增量式、绝对式以及混合式三种10。1. 增量式编码器增量式编码器是直接利用光电转换原理输出三组方波脉冲A、B和C相；A、B两组脉冲相位差90o，从而可方便地判断出旋转方向，而C相为每转一个脉冲（一圈），用于基准点定位。它的优点是原理构造简单，机械平均寿命可在几万小时以上，抗干扰能力强，可靠性高，适合于长距离传输。其缺点是无法输出轴转动的绝对位置信息。2. 绝对式编码器绝对编码器是直接输出数字量的传感器，在它的圆形码盘上沿径向有若干同心码道，每条道上由透光和不透光的扇形区相间组成，相邻码道的扇区数目是双倍关系，码盘上的码道数就是它的二进制数码的位数，

30、在码盘的一侧是光源，另一侧对应每一码道有一光敏元件；当码盘处于不同位置时，各光敏元件根据受光照与否转换出相应的电平信号，形成二进制数。它的特点是： 1) 可以直接读出角度坐标的绝对值； 2) 没有累积误差； 3) 电源切除后位置信息不会丢失。分辨率是由二进制的位数来决定的。 3. 混合式绝对值编码器混合式绝对值编码器，它输出两组信息：一组信息用于检测磁极位置，带有绝对信息功能；另一组则完全用于增量式编码器的输出信息。 2.2.3 光电编码器的工作原理增量式光电编码器的工作原理是由旋转轴转动带动在径向有均匀窄缝的主光栅码盘旋转，在主光栅码盘的上面有与其平行的鉴向盘，在鉴向盘上有两条彼此错开90o

31、相位的窄缝，并分别有光敏二极管接收主光栅码盘透过来的信号。工作时，鉴向盘不动，主光栅码盘随转子旋转，光源经透镜平行射向主光栅码盘，通过主光栅码盘和鉴向盘后由光敏二极管接收相位差90o的近似正弦信号，再由逻辑电路形成转向信号和计数脉冲信号。为了获得绝对位置角，在增量式光电编码器有零位脉冲，即主光栅每旋转一周，输出一个零位脉冲，使位置角清零。利用增量式光电编码器可以检测电机的位置和速度。其原理示意图如图2-3所示。当码盘转动时，它的输出信号是相位差为90o的A相和B相脉冲信号。从A，B两个输出信号的相位关系（超前或滞后）可判断旋转的方向。当码盘正转时，A道脉冲波形比B道超前/2，而反转时 ，A道脉

32、冲比B道滞后/2。图2-3 编码器波形图2.3 光电耦合器简介 光电耦合器亦称光电隔离器，简称光耦11。它是以光为媒介来传输电信号的器件，通常把发光器（发光二极管）与受光器（光敏半导体管）封装在同一管壳内。当输入端加电信号时发光器发出光线，受光器接受光线之后就产生光电流，从输出端流出，从而实现了“电光电”转换。以光为媒介把输入端信号耦合到输出端的光电耦合器，由于它具有体积小、寿命长、无触点，抗干扰能力强，输出和输入之间绝缘，单向传输信号等优点，在数字电路上获得广泛的应用1. 光耦的工作原理耦合器以光为媒介传输电信号。它对输入、输出电信号有良好的隔离作用，所以，它在各种电路中得到广泛的应用。光耦

33、合器一般由三部分组成：光的发射、光的接收及信号放大。输入的电信号驱动发光二极管，使之发出一定波长的光，被光探测器接收而产生光电流，再经过进一步放大后输出。这就完成了电光电的转换，从而起到输入、输出、隔离的作用。由于光耦合器输入输出间互相隔离，电信号传输具有单向性等特点，因而具有良好的电绝缘能力和抗干扰能力。又由于光耦合器的输入端属于电流型工作的低阻元件，因而具有很强的共模抑制能力。所以，它在长线传输信息中作为终端隔离元件可以大大提高信噪比。2. 光电耦合器的优点(1)输入和输出端之间绝缘，绝缘电阻可大于一万欧，耐压可超过一千伏。(2)由于“光”传输的单向性，所以信号从光源只单向传输到光接收器，

34、其输出信号也不会影响输入端。(3)光电耦合器件的共模抑制比很大，可以很好地抑制干扰并消除噪音。(4)容易和逻辑电路配合。(5)响应速度快。时间常数通常在微秒级。(6)无触点、寿命长、体积小、耐冲击。3. 光电耦合器发展状况光电耦合器的市场虽不太大，但却以近五成的年增长率上升，其主要原因是每一个程序控制器里都要用到更多的光电耦合器。现在，光电耦合器已显示出一种朝大容量和高速度方向发展的明显趋势。USA、JAPAN两国生产的光电耦合器以红外发光二极管和光敏器件管组成的器件为主，该类器件大约占整个USA、JAPAN两国生产的全部光电耦合器的六成。因为这种类型的器件不仅电流传输效率高，而且响应速度比较

35、快，因而能够满足大多数应用场合要求。JAPAN横河电机公司的三种高速光电耦合器的绝缘电压都在3000伏以上，其中5082-43610型超高速数字光电耦合器和5082-4361型高共模抑制型光电耦合器的响应速度均可达到10Mb/s，它们的电流传输效率高达60%以上。USA摩托罗拉公司生产的4N25、4N26、4N27型光电耦合器具有很高的输入、输出绝缘性能，其频率响应可达300kHz，而开关时间只有几微秒。中国国内有关单位投入大量人力物力也研究和开发了各种光电耦合器件。如上海半导体器件八厂、上海无线电十七厂等。重庆光电技术研究所为了适应市场需要研制出了一种由高速响应发光器件和逻辑输出型光接收放大

36、器组成的厚膜集成双路高速高增益电耦合器。除此之外，重庆光电技术研究所还研制出了高速高压光电耦合器、GG2150I型射频信号光电耦合器、GG2060I型高压脉冲测量光电耦合器、GH1204U型高压光传输光电耦合器以及GH1201Y型和GOHQ-I型光电耦合器等。本设计中用到的是东芝公司的TLP521系列双排直插式光电耦合器。由本设计所需光耦数目，本设计选则TLP521-4光耦。如图2-5所示。图2-5 光电耦合器的电路2.4 七段数码管简介七段数码管是利用7个LED外加一个小数点的LED组合而成的显示设备，可以显示09等10个数字以及小数点，使用非常广泛12。这类数码管按连接方式分为共阳极与共阴

37、极两种，共阳极就是把所有LED的阳极连接到共同接点COM，而每个LED的阴极分别为a、b、c、d、e、f、g及h（小数点）；共阴极则是把所有LED的阴极连接到共同接点COM，而每个LED的阳极分别为a、b、c、d、e、f、g及 h，如图2-6所示。图中的8个LED分别与上面那个图中的ah各段相对应，通过控制各个LED的亮灭来显示数字。对于单个数码管来说，从它的正面看进去，左下角那个脚为1脚，以逆时针方向依次为110脚，左上角那个脚便是 10脚了，中的数字分别与这10个管脚一一对应。数码管是一种半导体发光器件，其基本单元是发光二极管。数码管按段数分为七段数码管和八段数码管（算上小数点）。共阳数码

38、管是指将所有发光二极管的阳极接到一起形成公共阳极COM的数码管。共阳数码管在应用时应将公共极COM接到+5V，当某一字段发光二极管的阴极为低电平时，相应字段就点亮。当某一字段的阴极为高电平时，相应字段就不亮。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极COM的数码管。共阴数码管在应用时应将公共极COM接到地线GND上，当某一字段发光二极管的阳极为高电平时，相应字段就点亮。当某一字段的阳极为低电平时，相应字段就不亮。数码管要正常显示，就要用驱动电路来驱动数码管的各个段码，从而显示出我们要的数字，因此根据数码管的驱动方式的不同，可以分为静态式和动态式两类。图2-6 数码管段选图1. 静

39、态显示静态驱动是指每个数码管的每一个段码都由上一级芯片进行驱动。优点是编程简单，显示亮度高，缺点是占用I/O端口多，如驱动3个数码管静态显示则需要3×824根I/O端口来驱动，实际应用时必须增加译码驱动器进行驱动，增加了硬件电路的复杂性。 2. 动态显示数码管动态显示接口是单片机中应用最为广泛的一种显示方式之一，动态驱动是将所有数码管的8个显示笔划"a、b、c、d、e、f、g及 h"的同名端连在一起，另外为每个数码管的公共极COM增加位选通控制电路，位选通由各自独立的I/O线控制，当单片机输出字形码时，所有数码管都接收到相同的字形码，但究竟是那个数码管会显示出字形

40、，取决于单片机对位选通COM端电路的控制，所以我们只要将需要显示的数码管的选通控制打开，该位就显示出字形，没有选通的数码管就不会亮。通过分时轮流控制各个数码管的的COM端，就使各个数码管轮流受控显示，这就是动态驱动。动态显示，能够节省大量的I/O端口，而且功耗更低。3 系统开发工具3.1 Quartus7.2简介Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计

41、流程13。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的Lo

42、gicLock模块设计功能，增添FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。支MAX7000/MAX3000等乘积项器件。Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。3.2 软件的运行环境Quartus II可以在XP、Linux以及Unix上使用，此软件提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。如图3-1所示。图3-1 Quartus7.2 软件界面4 电机转速测量原理4.1 数字测量方法由光电脉冲发生器产生与被测转速成正比的脉冲，测速装置将输入脉冲

43、转换为以数字形式表示的转速值14,15。 常用的脉冲数字（P/D）转换方法有三种： (1) M法脉冲直接计数方法； (2) T 法脉冲时间计数方法； (3) M/T法脉冲时间混合计数方法。 4.1.1 M法测速 在一定的时间Tc内测取光电脉冲发生器所产生的脉冲信号的个数M1，用以计算这段时间内的平均转速，称作M法测速（如公式4.1所示）。把M1除以Tc就可得到脉冲发生器输出脉冲的频率f1=M1/Tc,所以又称频率法。 电动机每转一圈共产生Z个脉冲（Z倍频系数*光电脉冲发生器码盘孔数或光栅数），把f1除以Z就得到电动机的转速，在习惯上，时间Tc以秒为单位，而转速是以每分钟的转数r/min为单位，

44、则电动机的转速为 ( 4.1 )在上式中，Z和Tc均为常数，因此转速n正比于脉冲个数M1。转速较高时M1 大，量化误差较小，随着转速的降低误差增大，转速过低时M1将小于1，测速装置便不能正常工作。所以M法测速只适用于高速段。 图4-1 M测速法 测速时间光电脉冲发生器输出脉冲 4.1.2 T法测速 在光电脉冲发生器所产生的相邻两个转速脉冲信号的间隔时间内，用一个计数器对已知频率为f0的高频时钟脉冲进行计数，并由此来计算转速，称作T法测速（如公式4.2所示）。在这里测速时间源于光电脉冲发生器输出脉冲的周期，所以又称周期法。在T法测速中，准确的测速时间Tt是用所得的高频时钟脉冲个数M2 计算出来的

45、，即Tt=M2/f0，则电动机转速为 ( 4.2 )高速时M 小，量化误差大，随着转速的降低误差减小，所以T法测速适用于低速段，与M法恰好相反。 高频时钟脉冲测速时间光电脉冲发生器输出脉冲 4.1.3 M/T法测速 把M法和T法结合起来，即检测Tc时间内光电脉冲发生器所产生的脉冲信号个数M1，又检测同一时间间隔内的高频时钟脉冲个数M2 用来计算转速，称作M/T法测速(如公式4.3所示)。设高频时钟脉冲的频率为f0，则准确的测速时间TtM2/f0,而电动机转速为( 4.3 )采用M/T法测速时，应保证高频时钟脉冲计数器与光电脉冲发生器输出脉冲计数器同时开启与关闭，以减少误差（如图4-3），只有等

46、到光电脉冲发生器输出脉冲图4-3 M/T法测速上升沿到达时，两个计数器才同时允许开始或停止计数。由于M/T法的计数值M1 和M2 都随着转速的变化而变化。当电机高速时，相当于M法测速，到最低速时M1，自动进入T法测速。通过图4-3分析可知M 法测量转速在极端情况下会产生±1个转速脉冲的误差，而T法在极端情况下，时间的测量会产生±1个高频脉冲周期。由于转速脉冲的频率远小于高频脉冲的频率，因此如果用转速脉冲信号的上升沿（或下降沿）来同步计数器的起止，在预定的测速时间内，转速脉冲信号的计数值将为整数（无误差），只有高频时钟脉冲会产生±1的误差，因其很小，影响可以忽略，所

47、以用M/T法实现测速具有较高的测速精度。4.2 三种测速方法的精度指标4.2.1 分辨率分辨率是用来衡量一种测速方法对被转速变化的分能力的在数字测速方法中，用改变一个计数字所对应的转速变化量来表示分辨率，用Q表示。设被测转速由N1 变为 N 2时，引起测量计数值改变了一个数字，则测速装置的分辨率是Q= N1- N 2(转/分)。Q 越小，测速装置的分辩能力越强，系统控制精度越高。(1) M法测速的分辨率 在M法测速中，当计数值由M1变为M11时，按式（4.1）。相应的转速由60M1/ZTc变为60（M11）/ZTc，则M法测速分辨率为 (4.4) 可见，M法测速的分辨率与实际转速的大小无关。从

48、式（4.4）还可看出，要提高分辨率（即减小Q），必须增大Tc或Z。但在实际中，两者都受到限制，增大Z受到脉冲发生器制造工艺的限制，增大Tc势必使采样周期变长。 (2) T法测速的分辨率 为了使结果得到正值，T法测速的分辨率定义为时钟脉冲个数由M2 变为M21时转速的变化量，于是可得下式 (4.5) 综合(4.2)和(4.5)，可得(4.6)由上式可以看出，T法测速的分辨率与转速高低有关，转速越低，Q值越小，分辨率越强，这也说明，T法更适于测量低速。 (3) M/T法测速的分辨率M/T法测速在高速段与M法相近，在低速段与T法相近，所以兼有M法和T法的特点，在高速和低速都有较强的分辨能力。(4.7

49、)4.2.2 测速误差率 测速误差率是指测速装置对实际转速测量的精确程度，常用测量值与实际值的相对误差来表示，即(4.8)测速误差率反映了测速方法的准确性，测量误差越小，准确度越高，系统控制精度越高。的大小取决于测速元件的制造精度和测速方法。(1) M法测速误差率 在M法测速中，测速误差决定于脉冲发生器的制造精度，以及脉冲发生器输出脉冲前沿和测速时间采样脉冲前沿不齐所造成的误差等等，最多可能产生1个脉冲的误差。因此，M法测速误差率的最大值为 (4.9)由上式可知，max与M1 成反比，即转速愈低，M1 愈小，误差率愈大。(2) T法测速误差率采用T法测速时，产生误差的原因与M法中相仿，M2 最

50、多可能产生1 个脉冲的误差。因此，T法测速误差率的最大值为(4.10)低速时，脉冲发生器相邻脉冲间隔时间长，测得的高频时钟脉冲个数 M2 多,所以误差率小，测速精度高，故T法测速适用于低速段。两种测速方法的比较：M法测速在高速段分辨率强；T法测速在低速段分辨率强。 (3) M/T法测速误差率 在低速时M/T法趋向于T法，在高速段M/T法测速相当于T法的M1次平均，而在这M1 次中最多产生一个高频时钟脉冲的误差。因此，M/T法测速可在较宽的转速范围内，具有较高的测速精度。4.3 测速方法的比较和选择 从测量分辨率上看，T法测低速时分辨率较高，但随着转速的增大，分辨率变坏；M 法则相反，高速时分辨

51、率较高，而低速时分辨率变低；同步M/T法结合了前两者的优点，在整个转速范围内有较高的分辨率。 从测量精度上看，T法测速的测量精度随着转速的增加而减小；M 法的测速精度在高速时较高，而在低速时变低；同步M/T法的测速精度介于二者之间。 综合以上两方面，同步M/T法是一种比较好的方法。在许多系统中都采用这种方法。而本论文要求的转速测量范围是503000r/min，测量的相对误差不大于1%， M/T 法综合了二者的优点在测量中误差更小，所以采用M/T 法就能达到要求。本文使用M/T 法。5 系统总体设计5.1 系统总体结构图图5-1 系统总体设计框图显示模块输出FPGA（数据处理模块）增量式旋转光电

52、编码器数字信号电机输入5.2 总体设计由系统总体结构图我们对系统进行了模块的划分，并说明了各个模块的作用。5.2.1 系统主要模块的划分经过分析后此系统可划分三个功能模块1.信号采集模块；2.信号处理模块； 3.数据显示模块。 5.2.2 各个模块的功能 信号采集模块主要是完成电动机数据的采集工作，利用增量式光电编码器，经光电隔离，将电机转速的模拟信号转化为数字脉冲信号。信号处理模块采用FPGA主要是完成对电机转速信息数据的接收、倍频、比较、处理、控制输出等操作。利用VHDL语言对FPGA进行编程，完成对数据采集模块产生的脉冲信号进行计数，并作相应处理。信号显示模块是完成对电动机测速后的转速显

53、示工作。通过显示数码管来完成度转速、转向的显示。6 系统详细设计6.1 详细功能设计本课题是利用光电编码器、光电耦合器、FPGA芯片、七段LED数码管来完成电机转速的测量。为了实现测量电路的小型化、集成化，充分发挥FPGA的输入输出口和内部逻辑单元，整个数据处理处理工作都在FPGA芯片中进行。为了使系统更加清晰，我们把系统分成模块来处理。6.1.1 系统详细结构设计系统详细结构图如下图6-1和下图6-2所示。光电编码器数码管显示光电隔离FPGA图6-1 系统框图FPGA计数器倍频 鉴相时钟锁存器计算译码图6-2 FPGA内部框图6.2 系统层次结构设计光电编码器、光电耦合器、七段LED数码管分

54、别在2-2节，2-3节，2-4节作了详细介绍，这里不再详细说明。下面接着详细说明FPGA内部的数据处理部分。按照FPGA自顶向下的设计方法，在FPGA内部，将光电编码器输入的信号分成倍频、鉴向模块、计数模块、时钟模块、运算模块和译码模块这几部分。倍频、鉴向模块主要功能是产生四倍频信号和方向信号分别提供给计数器和数码管输出；计数模块的主要功能是对倍频信号和标准时钟信号分别计数并向锁存器提供数据和数据锁存信号。时钟模块的主要功能是控制整个系统的时钟信号，避免时钟偏斜的发生。运算模块的功能是对锁存器输出的信号进行运算使之得到电机的相应转速。译码模块的功能是将运算模块输出的四组分别代表个、十、百、千位

55、的四位BCD码进行译码。它们分别用GW、SW、BW、QW表示。6.2.1 倍频、鉴向模块光电编码器信号的倍频是提高测量精度的关键。怎样才能达到倍频呢？我们采用信号上升沿和下降沿鉴别方法的原理来进行倍频。如图6-3所示16,17，输入信号与其延时信号异或后，就可得到倍频信号。而对于延时的处理方法也很多，如图6-4所示，微分型电路其信噪比小，抗干扰性差，积分型电路可以提高信噪比，但和微分型电路一样有大缺点，就是当输入信号频率高时，电容充放电不及时，导致输出信号失真；对于各种倍频电路来说，电阻和电容的参数不可能完全一致，所以倍频后的各路脉冲宽度不等。因此，本系统设计采用了数字延时线路(寄存器延时)可以很好的克服了以上延时电路的缺点，延时的时间和各路倍频的脉冲宽度由时钟控制，倍频后的脉冲宽度均匀一致。而且使用FPGA来实现数字延时，保证了计数的准确性和精度。而对于鉴向主要判段A相脉冲超前B相还是滞后B相。图6-3 鉴别信号变化原理图图6-4 延时电路在FPGA中设计4倍频、鉴向电路一般有两种方法：一