数字电子技术(1)_第4章

1、1重大通信重大通信学院学院何伟何伟第四章第四章 组合逻辑电路组合逻辑电路数字电路数字电路 ： 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路组合电路特点：组合电路特点： 任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。无关。 逻辑图描述逻辑图描述 逻辑函数式描述逻辑函数式描述 直值表描述直值表描述逻辑功能的描述：逻辑功能的描述：2重大通信重大通信学院学院何伟何伟第四章第四章 组合逻辑电路组合逻辑电路 主要内容主要内容 4.1 组合逻辑电路分析组合逻辑电路分析 4.2 组合逻辑电路设计组合逻辑电路设计 4.3 组合逻辑电路的冒

2、险现象组合逻辑电路的冒险现象 3重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析分析目的：分析目的： 找出给定逻辑电路输出和输入之间的逻辑关系，了解其逻找出给定逻辑电路输出和输入之间的逻辑关系，了解其逻辑功能。辑功能。 分析步骤：分析步骤： 电路电路逻辑函数式逻辑函数式 化简化简 逻辑函数式逻辑函数式真值表真值表 逻辑函数式、真值表逻辑函数式、真值表逻逻辑辑功功能能概概括括出出4重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析【例】【例】真值表真值表逻辑功能：逻辑功能：显然逻辑功能是显然逻辑功能是“异或异或”功能功能 ABF00001110111

3、0逻辑函数式逻辑函数式5重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析4.1.1 全加器全加器 ABFCO0000011010101101真值表真值表 A B =1 F & CO 逻辑图逻辑图 A B F CO CO 符号符号BABABAFABCO1. 半加：半加：不考虑进位的两个二进制数相加；不考虑进位的两个二进制数相加； 半加器：半加器：实现半加运算的电路。实现半加运算的电路。 6重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析2.全加：全加：考虑了低位进位的两个二进制数相加（实际上是考虑了低位进位的两个二进制数相加（实际上是3个二

4、个二进制数相加）进制数相加） A B F CO CO CI 符号符号CIABBACIBACIBACICIBAFABCIACIBABCIBACIBAABCIBAABCIBACO）（)(全加器：全加器：实现全加器运算的电路。实现全加器运算的电路。 MSIMSI：74LS183(74LS183(双全加器双全加器) ) 7重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析3 3串行进位加法器串行进位加法器 组成：组成：低位的进位输出接高位的进位输入。如图低位的进位输出接高位的进位输入。如图4-1-44-1-4（P108P108）缺点：缺点：速度慢（最大时延速度慢（最大时延=4=4

5、个全加器的传输延迟）。个全加器的传输延迟）。MSIMSI：T692T6928重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析4.4.超前进位加法器超前进位加法器 原理：原理：通过逻辑电路事先得出每一位全加器的进位输入信号，而通过逻辑电路事先得出每一位全加器的进位输入信号，而无需再从最低位开始向高位逐位传递进位信号。无需再从最低位开始向高位逐位传递进位信号。注意：注意：电路复杂程度电路复杂程度运运算算时时间间换换取取优点：优点：运算结果只需三级门的延迟，进位输出只需二级门的延迟。运算结果只需三级门的延迟，进位输出只需二级门的延迟。缺点：缺点：电路复杂电路复杂MSI MSI

6、 ：74LS283,CC400874LS283,CC4008电路：电路：如图如图4-1-5(P109) 4-1-5(P109) 011+0111109重大通信重大通信学院学院何伟何伟10重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析1.1.普通编码器普通编码器（不允许两个或两个以上的输入有效）（不允许两个或两个以上的输入有效）编码：编码：在选定的一系列二进制数码中，赋予代码特定含义的过程。在选定的一系列二进制数码中，赋予代码特定含义的过程。编码器编码器：执行编码功能的电路。执行编码功能的电路。 4.1.2 编码器编码器11重大通信重大通信学院学院何伟何伟4.1 组合逻

7、辑电路分析组合逻辑电路分析由真值表可得：由真值表可得： Y Y2 2=I=I4 4+I+I5 5+I+I6 6+I+I7 7Y Y1 1=I=I2 2+I+I3 3+I+I6 6+I+I7 7Y Y0 0=I=I1 1+I+I3 3+I+I5 5+I+I7 7如果任何时刻只允许一个取值为，则利用任意项化简为：如果任何时刻只允许一个取值为，则利用任意项化简为：ABCDY1Y0100000010001001010000111 CD AB 00 01 11 10 00 1 1 01 0 11 10 0 Y1=C+D 同同理理：Y0=B+D 12重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析

8、组合逻辑电路分析13重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析2.2.优先编码器优先编码器（允许多个输入有效）（允许多个输入有效）原理：原理：对输入信号按优先顺序排队，当几个输入信号同时出现时，对输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。只对其中优先权最高的一个进行编码。74LS14874LS148 8 8线线3 3线优先编码器介绍：线优先编码器介绍： 14重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析功能分析：功能分析：/ST/ST片选端（选通端）片选端（选通端） /ST=1/ST=1时，所有输

9、出为高（包括时，所有输出为高（包括Ys、/YEX） /ST=0/ST=0时，正常工作。时，正常工作。YsYs无编码指示端无编码指示端 Ys =0Ys =0时，表示电路工作，但无编码时，表示电路工作，但无编码 Ys =1Ys =1时，且时，且/ST= =0，表示电路工作且有编码。，表示电路工作且有编码。/Y/YEXEX扩展端扩展端 /Y/YEXEX=0=0时，表示电路工作且有编码时，表示电路工作且有编码 /Y/YEXEX= =1时，且时，且/ST=0，表示电路工作但无编码。，表示电路工作但无编码。/IN/IN0 0/IN/IN7 7输入端输入端 低有效，且优先顺序是低有效，且优先顺序是/IN/I

10、N7 7 /IN /IN0 0/Y/Y0 0/Y/Y2 2输出端输出端 低有效，即用低有效，即用/Y/Y2 2/Y/Y1 1/Y/Y0 0表示表示/IN/IN7 7有效有效15重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析【例例】：用两片：用两片74LS14874LS148接成接成1616线线线优先编码器。线优先编码器。 015AA 优优先先顺顺序序：16重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析工作原理：工作原理： 无输入时无输入时 有输入时有输入时 815 AA（低低段段）输输出出：工工作作片片第第，门门打打开开、0121311487

11、42011YYYLSYcbaYS815 AA（高高段段）输输出出：，门门打打开开、片片不不工工作作第第0121301210YYYcbaYYS尽管此时尽管此时 可能有可能有输入，但被输入，但被YS1屏蔽了屏蔽了07 AAMSIMSI： 74LS14874LS148、CC4532 8CC4532 83 3优先编码器优先编码器 74LS14774LS147、CC40147 10CC40147 104 4优先编码器优先编码器17重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析1.1.二进制译码器二进制译码器 输入（二进制代码）输入（二进制代码） 输出（与输入代码一一对应的高低电

12、平信号。）输出（与输入代码一一对应的高低电平信号。）译码：译码：编码的逆过程，即将二进制代码译成对应的输出信号。编码的逆过程，即将二进制代码译成对应的输出信号。译码器：译码器：完成译码功能的电路完成译码功能的电路 4.1.3 译码器译码器译码器译码器，译码器工作。，译码器工作。，时，输出全为时，输出全为选通端，选通端，0ST11STST 2012mAAY1011mAAY0010mAAY3013mAAY结论：结论：每一个输出端都是一个最小项的反，且输出包含了全部最小项，也叫每一个输出端都是一个最小项的反，且输出包含了全部最小项，也叫全译码器全译码器18重大通信重大通信学院学院何伟何伟4.1 组合

13、逻辑电路分析组合逻辑电路分析19重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析 输出低有效；输出低有效； 利用使能端可将多片利用使能端可将多片138138级连使用，如级连使用，如4-164-16译码。译码。74LS138 74LS138 三三八译码器八译码器；时时，所所有有，当当不不满满足足101221YGGGBA时时，且且，当当叫叫使使能能端端，也也叫叫片片选选端端和和01221221BABAGGGGGG；对应输入对应输入译码器工作，输出译码器工作，输出CBAY A B C G2A Y7 G1 Y6 Y1 Y2 Y3 Y4 Y5 GND Y0 VCC 2 1 4 3

14、 6 5 8 7 15 16 13 14 11 12 9 10 BIN/OCT 74LS138 G2B 20重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析21重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析 +5V 2 1 4 & 74LS138(1) 1 0 2 4 3 5 6 7 Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8 Z9 Z10 Z11 Z12 Z13 Z14 Z15 2 1 4 & 74LS138(2) 1 0 2 4 3 5 6 7 D3 D0 D1 D2 G2A G1 G2B 【例例】：用两片：用两片

15、74LS13874LS138接成接成416416线译码器。线译码器。 22重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析2 2二一十进制译码器二一十进制译码器 输入（输入（BCDBCD码）码）输出（十个对应的高低电平）输出（十个对应的高低电平）伪码伪码23重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析2 2二一十进制译码器二一十进制译码器 输入（输入（BCDBCD码）码）输出（十个对应的高低电平）输出（十个对应的高低电平）24重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析2 2二一十进制译码器二一十进制译码器 MSI

16、： 74LS42（常用二（常用二十进制译码器）十进制译码器）特点：特点：无任何控制端；无任何控制端；具有拒绝伪码的功能。具有拒绝伪码的功能。注意：注意：变量译码器可作为数据分配器使用。变量译码器可作为数据分配器使用。 A1A0地址分配地址分配D=1时时选定选定 1Y0YDY 【例例】： D=0时时选定选定 25重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析【例例】： 26重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析3 3显示译码器显示译码器 （1）七段字符显示器：）七段字符显示器： LED（Light Emitting Diode） LCD

17、（Liguid Crystae Display） 与普通二极管不同，正向导通的发光；与普通二极管不同，正向导通的发光； 半导体材料不是硅、锗，是磷砷化镓、磷化镓、砷化镓等；半导体材料不是硅、锗，是磷砷化镓、磷化镓、砷化镓等； 杂质浓度很高，复合过程放的多余能量杂质浓度很高，复合过程放的多余能量发光；发光； 正向压降正向压降1.6V、1.8V、2.0V、2.2V等；等； 有红色，绿色，近来也有兰色，有普通、高光、超高光的区分；有红色，绿色，近来也有兰色，有普通、高光、超高光的区分； 有八段有八段LED，小：每段，小：每段1个个LED 中：每段中：每段2个个LED 大：每段大：每段4个个LED 分

18、共阳与共阴（如下图）分共阳与共阴（如下图）LED特点：特点： 27重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析28重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析LEDLED优点：优点： 工作电压低；工作电压低； 体积小；体积小； 寿命长寿命长； 可靠性高；可靠性高； 速度快（速度快（0.1s）；）； 亮度高亮度高LEDLED缺点：缺点： 电流大（电流大（10mA10mA）29重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析 为保证连续黑色为保证连续黑色加交变电压（几十加交变电压（几十几百几百Hz） ； 通过异或门实现

19、交变电压，如图通过异或门实现交变电压，如图 ； 不自发光，亮度差不自发光，亮度差； 响应速度慢（响应速度慢（1010200ms200ms），不宜用于高速系统），不宜用于高速系统；LCD特点：特点： 在没有外加电场的情况下，液晶分子按一定取向整齐地排列着，液晶为透在没有外加电场的情况下，液晶分子按一定取向整齐地排列着，液晶为透明状态，射人的光线大部分由反射电极反射回来，显示器呈白色明状态，射人的光线大部分由反射电极反射回来，显示器呈白色加电压后出现加电压后出现动态散射效应。动态散射效应。30重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析LCDLCD优点：优点： 省电省电

20、( (功耗极小功耗极小) )！适用于便携式仪表，如手机！适用于便携式仪表，如手机LCDLCD缺点：缺点： 不自发光，亮度差不自发光，亮度差； 响应速度慢（响应速度慢（1010200ms200ms），不宜用于高速系统），不宜用于高速系统；31重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析（2 2）BCDBCD七段显示译码器七段显示译码器 十进制数十进制数 BCD码码 译码输出译码输出 显示显示0 0000 1111110 abcdefg 1 0001 0110000 表表4-1-8由表由表4-1-8可写出可写出YaYg的表达式，的表达式， 32重大通信重大通信学院学院何

21、伟何伟33重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析LSILSI：7446 BCD-7446 BCD-七段显示译码器七段显示译码器( (共阳、共阳、OCOC、耐压、耐压30V)30V) 7448 7448 功能介绍：功能介绍： ，全全亮亮；时时且且当当灯灯测测试试）1BI0LT(LT ；时时，灭灭灯灯，此此时时叫叫灭灭零零，且且当当（灭灭零零输输入入）000231AAAARBIRBI时时，无无条条件件灭灭灯灯；当当（灭灭灯灯输输入入）0BIBI无无效效零零的的目目的的。如如图图配配合合使使用用，达达到到不不显显示示可可与与RBORBI 7447 BCD- 7447

22、 BCD-七段显示译码器七段显示译码器( (共阳、共阳、OCOC、耐压、耐压15V)15V) 7448 BCD- 7448 BCD-七段显示译码器七段显示译码器( (共阴，有上拉电阻共阴，有上拉电阻2K)2K) 7449 BCD- 7449 BCD-七段显示译码器七段显示译码器( (共阴，共阴，OCOC，无，无/LT/LT和和/RBI)DIP14/RBI)DIP14 74246 74246、247 BCD-247 BCD-七段显示译码器七段显示译码器( (共阳、共阳、OCOC、(30V(30V，15V)15V) 74248 74248、249 BCD-249 BCD-七段显示译码器七段显示译码

23、器( (共阴、共阴、( (有上拉电阻有上拉电阻2K2K，OC)OC)ag（输出）（输出）有内部上拉电阻（有内部上拉电阻（2K）2mA 为增大输出电流为增大输出电流可外接上拉电阻；可外接上拉电阻；时时，输输出出，且且当当（灭灭零零输输出出）0RBO0RBI0AAAARBO0231 34重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析【例例】：将：将“005.600”005.600”显示为显示为“ “ 5.6 ”5.6 ”35重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析 功能：功能：比较两个数的大小或是否相等。比较两个数的大小或是否相等。1 1

24、1 1位数值比较器位数值比较器4.1.4 数值比较器数值比较器 BAABAFBABAABBFBABABABAABBABAFBAABFABFA=BFAB0001001001101001101036重大通信重大通信学院学院何伟何伟2. 2. 多位数值比较器多位数值比较器 图图4-1-244-1-24是带级连输入的是带级连输入的4 4位数值比较器；位数值比较器；37重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析若若A A3 3=B=B3 3，A A2 2=B=B2 2，A A1 1=B=B1 1，A A0 0=B=B0 0若若A A3 3BB3 3 或或A A3 3=B=B

25、3 3，A A2 2BB2 2 或或A A3 3=B=B3 3，A A2 2=B=B2 2,A,A1 1BB1 1 或或A A3 3=B=B3 3，A A2 2=B=B2 2,A,A1 1=B=B1 1,A,A0 0BBAB=1=1，即，即ABAB 则则F FABAB1 1，即，即ABABB3 3 或或A A3 3=B=B3 3，A A2 2BB2 2 或或A A3 3=B=B3 3，A A2 2=B=B2 2，A A1 1BB1 1 或或A A3 3=B=B3 3，A A2 2=B=B2 2,A,A1 1=B=B1 1,A,A0 0BB0 0工作原理：工作原理：38重大通信重大通信学院学院何

26、伟何伟4.1 组合逻辑电路分析组合逻辑电路分析39重大通信重大通信学院学院何伟何伟4.1 组合逻辑电路分析组合逻辑电路分析 利用级连端可方便地将利用级连端可方便地将4 4位数值比较器级连成位数值比较器级连成8 8位数值比较器，如图位数值比较器，如图4-1-264-1-26，只要对应位相连就可；，只要对应位相连就可； 低位片的扩展端低位片的扩展端AA、ABAn） (1) 扩展法扩展法 利用扩展端将数选器扩展成利用扩展端将数选器扩展成m个地址端的数选器实现个地址端的数选器实现F。【 例例4-6】用两片用两片8选选1数选器实现数选器实现)14,13,12,11, 9 , 7 , 6 , 5 , 1

27、(),(mDCBAF57重大通信重大通信学院学院何伟何伟4.2 组合逻辑电路设计组合逻辑电路设计（2）降维图法）降维图法 降维图：降维图：将卡诺图的某些变量也作为小方格内的值而得到的新的卡图将卡诺图的某些变量也作为小方格内的值而得到的新的卡图记图变量：记图变量：降维图小方格中的变量降维图小方格中的变量降维方法：降维方法： 若若F(A、B、C、0)=F(A、B、C、1)=0，则合并的小方格为，则合并的小方格为0; 若若F(A、B、C、0)=F(A、B、C、1)=1，则合并的小方格为，则合并的小方格为1; 若若F(A、B、C、0)=0，F(A、B、C、1)=1，则合并的小方格为，则合并的小方格为D

28、; 若若F(A、B、C、0) )=1，F(A、B、C、1)=0，则合并的小方格为，则合并的小方格为D; ;58重大通信重大通信学院学院何伟何伟4.2 组合逻辑电路设计组合逻辑电路设计（2）降维图法）降维图法 CDCDDCDCCCCD159重大通信重大通信学院学院何伟何伟4.2 组合逻辑电路设计组合逻辑电路设计【 例例4-7】用一片用一片8选选1数选器实现如下函数：（数选器实现如下函数：（P140P140）)14,13,12,11, 9 , 7 , 6 , 5 , 1 (),(mDCBAF60重大通信重大通信学院学院何伟何伟4.2 组合逻辑电路设计组合逻辑电路设计【 例例4-8】用用8选选1数选

29、器实现如下函数：数选器实现如下函数： （P140142）)31,26,23,22,21,20,14,13,12,11, 9 , 3 , 1 , 0(),(mEDCBAF61重大通信重大通信学院学院何伟何伟4.2 组合逻辑电路设计组合逻辑电路设计注意：注意： 选用不同的变量作记图变量其结果和复杂程度是不一样的（即一题选用不同的变量作记图变量其结果和复杂程度是不一样的（即一题多解）；多解）； 如果只降维一次，则外围元件只需一个反向器，降维太多，外围电如果只降维一次，则外围元件只需一个反向器，降维太多，外围电路将较复杂；路将较复杂； 该法只适用于单输出函数。该法只适用于单输出函数。3 3用译码器实现

30、用译码器实现F F原理：原理：应用外部逻辑将全译码器输出的应用外部逻辑将全译码器输出的m mi i进行组合输出。进行组合输出。 A A、B B、CC译码器译码器全部全部m mi i外部逻辑外部逻辑(F(F1 1 、F F2 2、 F Fm m) )多输出函数多输出函数62重大通信重大通信学院学院何伟何伟4.2 组合逻辑电路设计组合逻辑电路设计【 例例4-9】P14376210762102YYYYYmmmmmABCCBBAF76431764313YYYYYmmmmmCABCCAF7541754175411YYYYmmmmmmmmACCBBAF63重大通信重大通信学院学院何伟何伟4.2 组合逻辑电

31、路设计组合逻辑电路设计4采用全加器实现采用全加器实现F 主要用于实现代码转换逻辑主要用于实现代码转换逻辑【 例例4-10】设计将设计将8421 BCD码转换成余码转换成余3 BCD码的电路。码的电路。 【 例例4-11】用加法器实现两个用加法器实现两个1位位8421BCD码加法运算码加法运算。 64重大通信重大通信学院学院何伟何伟第四章第四章 组合逻辑电路组合逻辑电路 主要内容主要内容 4.1 组合逻辑电路分析组合逻辑电路分析 4.2 组合逻辑电路设计组合逻辑电路设计 4.3 组合逻辑电路的冒险现象组合逻辑电路的冒险现象 65重大通信重大通信学院学院何伟何伟4.3 组合逻辑电路的冒险现象组合逻

32、辑电路的冒险现象4.3.1静态逻辑冒险静态逻辑冒险 前面的分析与设计都是在稳态下进行的，变化瞬间的情况怎样？前面的分析与设计都是在稳态下进行的，变化瞬间的情况怎样？ 66重大通信重大通信学院学院何伟何伟4.3 组合逻辑电路的冒险现象组合逻辑电路的冒险现象竞争竞争门电路两个输入信号同时向相反的逻辑电平跳变的现象；门电路两个输入信号同时向相反的逻辑电平跳变的现象； 冒险冒险由于竞争而在电路输出端（可能）产生尖峰脉冲的现象。由于竞争而在电路输出端（可能）产生尖峰脉冲的现象。 冒冒险险有有可可能能竞竞争争如果有竞争，必须如果有竞争，必须 : : 两个输入信号到达的时间不同两个输入信号到达的时间不同(

33、(如图如图4-3-3)4-3-3) 门的传输延迟不同门的传输延迟不同( (对两级门电路，如图对两级门电路，如图4-3-2 ) 4-3-2 ) 冒险冒险注意：注意： 有时即使满足如上条件也不一定会产生冒险。如对上电路有时即使满足如上条件也不一定会产生冒险。如对上电路A A、B B信号延迟的信号延迟的时间对调时间对调就不会有冒险就不会有冒险。 67重大通信重大通信学院学院何伟何伟4.3 组合逻辑电路的冒险现象组合逻辑电路的冒险现象静态冒险：静态冒险：输入信号变化前后稳定输出相同而在转换瞬间出现的冒险；输入信号变化前后稳定输出相同而在转换瞬间出现的冒险； （1-0-11-0-1）静态静态0 0冒险冒

34、险 （0-1-00-1-0）静态静态1 1冒险。冒险。动态冒险：动态冒险： 输入信号变化前后稳定输出不同，而在转换瞬间出现的冒险。输入信号变化前后稳定输出不同，而在转换瞬间出现的冒险。 （0-1-0-10-1-0-1） （1-0-1-01-0-1-0）冒险的危害：冒险的危害： 如果负载是对尖峰脉冲敏感的电路（如触发器），则会有误动作。如果负载是对尖峰脉冲敏感的电路（如触发器），则会有误动作。 68重大通信重大通信学院学院何伟何伟4.3 组合逻辑电路的冒险现象组合逻辑电路的冒险现象4.3.2 如何判断冒险如何判断冒险 静态逻辑冒险的两种情况：静态逻辑冒险的两种情况：1.1.当当A A和和A通过不同的途径到达门电路时，当通过不同的途径到达门电路时，当A A变化时，门电路输出有可能变化时，门电路输出有可能产生冒险；产生冒险；有有可可能能产产生生冒冒险险，如如： bbcbbaFca12 2. 当有两个及以上变量变化时，输出有可能有冒险当有两个及以上变量变化时，