数据采集卡设计

1、微型计算机控制技术期中试题基于pci总线的数据采集卡 自动化0905班 张亚明 0906050503摘要：本文采用一种基于usb接口的实用型数据采集卡。采用cpld和psd进行信道前端处理，以fpga为采集的核心控制芯片并用于参数的存储与读写，设计了一种快速、高精度数据采集卡硬件是一外置式的密封设备，软件具有很好的用户图形界面。详细地论述了本采集卡的硬件结构，并列举了采集卡的主要性能指标，对采集卡所要求的性能指标，详细地论述了系统的硬件。关键词：数据采集卡 cpld pci总线 usb设计要求： 该数据采集卡要求高精度数据采集，采用pci总线，运用usb接口。进行32位数据输入、16路数据输出

2、、4路可程控增益，必须具有隔离功能。引言：计算机技术在飞速发展，微机应用日益普及深入，微机在通信、自动化、工业自动控制、电子测量、信息管理和信息系统等方面得到广泛的应用。在冶金、化工、医学和电器性能测试等许多应用场合需要同时对多通道快变的模拟信号进行采集、预处理、暂存和向上位机传送，再由上位机进行数据分析处理、自动报表生成、信号波形显示和输出打印等处理。本文采用一种基于usb接口的实用型数据采集卡。采用cpld和dsp进行信道前端处理，以fpga为采集的核心控制芯片并用于参数的存储与读写，设计了一种快速、高精度数据采集卡硬件是一外置式的密封设备，软件具有很好的用户图形界面。详细地论述了本采集卡

3、的硬件结构，并列举了采集卡的主要性能指标，对采集卡所要求的性能指标，详细地论述了系统的硬件。设计方案：一、设计总框图如图1所示：本设计要求高精度数据采集，采用pci总线，运用usb接口。进行32位数据输入、16路数据输出、4路可程控增益，必须具有隔离功能。cpci机箱pci总线pci地址总线数据总线控制总线eepromfpga32路数据输入16路数据输出图1二、系统硬件设计：1 fpga/cpld简介：fpga(现场可编程门阵列)与cpld(复杂可编程逻辑器件)都是可程逻辑器件，它们是在pal，gal等逻辑器件的基础之上发展起来的。同以往的pal，gal等相比较，fpgacpld的规模比较大，

4、它可以替代几十甚至几千块通用ic芯片。这样的fpgacpld实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。比较典型的就是xiliil公司的fpga器件系列和a1tera公司的cpld器件系列，它们开发较早，占用了较大的pld市场。 尽管fpga、cpld和其它类型pld的结构各有其特点和长处，但概括起来，它们由三大部分组成，如图21所示:图2.1 典型pld框图 fpga芯片 本设计选用psd3234bv-24芯片，具有单片机8032内核的快闪编程系统芯片，也是近年来开发的新型转换器件。包含两大功

5、能模块：mcu和psd模块。其中mcu模块由1个标准的8032内核，众多的外设电路（特殊功能寄存器（sfr）、定时器/计数器、pwm、管理功能电路lvd和监视器、总线、片内振荡器、adc、i/o口和usb）和其他支持功能组成。而psd模块将涉及存储器模块、pld模块、电源管理单元（pmu）、i/o口和jtag接口。功能框图如图2.2所示：图2.2psd3234bv-24功能框图图2.3psd3234bv-24芯片如图2.3psd3234bv-24芯片所示，该芯片采用两种单电源供电方式：4.55.5v；3.03.66v，故可直接供电。 psd 可编程系统器件psd是psd3234bv-24的核心

6、电路，主要由存储器模块 、pld、i/o口、电源管理单元（pmu）和jtag接口组成，如图2.4所示。图2.4 psd内部功能框图 pci总线： pci总线协议： pci总线的概念是由intel公司联合ibm、compaq、ast、hp、dec等100多家公司提出的，1999年2月公布。制定pci总线的目标是建立一个工业标准的、低成本的、允许灵活配置的、高性能局部总线结构。它既为今天的系统建立一个新的性能价格比，又能适应将来cpu的特性，能在多种平台和结构中应用。 pci总线标准是当今pc领域中最流行的总线标准。随着cpu的快速发展，基于图形的操作系统(如windows)迅速普及、多媒体、视频

7、处理和网络传输的大量应用，使isa总线逐渐成为系统数据传输瓶颈。pci总线可以很好地满足上述需要。pci是一种局部总线(local bus)，由于独立于cpu的结构，使总线形成了一种独特的中问缓冲器的设计，从而与cpu及时钟频率无关。因此用户可以将一些高速外设，如网络适配卡、图形卡、硬盘控制器等从isa总线上卸下，而通过局部总线直接挂接到pci总线上，使之与高速的cpu总线相匹配，从而打破了数据io的瓶颈，使高性能cpu的功能得以充分发挥。 pci总线的系统结构： 在一个pci系统中可以做到高速外部设备和低速外部设备共存、pci总线与isaeisa总线并存，如图2.5中所示。图2.5 pci系

8、统结构图在图2.5中可以看出，处理器cache存储器子系统经过一个pci桥连接到pci总线上。此桥提供了一个低延迟的访问通路，从而使处理器能够直接访问通过它映射于存储器空间或io空间的pci设备，也提供了能使pci主设备直接访问主存的高速通路。该桥也能提供数据缓冲功能，以使cpu与pci总线上的设备并行工作而不必相互等待。另外，桥可使pci总线的操作与cpu总线分开，以免相互影响。 扩展总线桥(标准总线接口)的设置是为了能在pci总线上接出一条标准io扩展总线，如isa，eisa或mca总线，从而可继续使用现有的io设备，以增加pci总线的兼容性和选择范围。一般地，典型的pci局部总线系统中，

9、最多支持三个插槽(连接器)，但这样的扩充能力并不一定是必要的。pci接插卡连接器属于微通道(mc)类型的连接器。同样的pci扩充板连接器也可以用在isa，eisa及mca总线的系统中。如图2.6所示：图2.6 pci接口定义图2.7 pci接口与fpga接线原理图 32路数据量输入：有设计要求知，系统对数据采样时进行32路数据采集，分为32路数字采集和32路模拟量采集，同时须具有隔离功能。 数字输入时，通过光耦隔离后直接通过fpga的32个i/o接口接收数字量，光耦隔离选择tlp521-4，而tlp521-4 提供了4 个孤立的光耦中16 引脚塑料dip 封装，内置4路线性光耦，也可以用于数字

10、量隔离。32路数字量输入共需8片。其电路图原理如图2.8所示。其中p5为数字量输入接口 模拟输入通过线性光耦隔离后，通过ad转换成数字量送入fpga。由于路数太多，不可能用32个ad，因此选用4片cd4051多路选择开关，将32路选择成4个8选1，因此需要4个cd4051,4个ad转换器。ad选择ads7822,12位高精度ad转换器，采用串行接口，占用fpga 的i/o口少。光耦选择tlp521-4，内置4路线性光耦，可以用于模拟量隔离。32路数字量共需8片。其电路图原理如图2.9所示。其中p4为模拟量输入接口。图2.8 32路数字输入电路图 图2.9 32路模拟量输入原理图 16路数据输出

11、： 数据输出时同样包括16位的数字量输出和16位的模拟量输出。16路数字量输出直接由fpga16个i/o口产生，通过光耦隔离后输出，光耦选择tlp521-4，内置4路线性光耦，也可以用于数字量隔离。16路数字量输出共需4片。其电路图如图2.10所示。其中p3为数字量输出接口。 模拟输出采用ad产生模拟量，并通过cd4015转换为8路，再通过电压保持器保持电压。要输出十六路，需要两片cd4051,16片lf398电压保持器。da选用tlv5618，tlv5618是12位高精度da，有两路输出，采用串行通信，可节约fpga的 i/o口。16路模拟输出中有4路是程控增益，因此还需要程控增益运放。本设

12、计采用ths7002，ths7002是双通道数字可控增益运放，因此需要2片。其电路图如图2.11.1、2.11.2所示。其中p6为模拟量输出接口。图2.10 16路数字输出电路原理图图2.11.1 da转换与cd4015连接电路原理图图2.11.2 4路程控放大与输出接口图2.11 16路模拟量输出三、系统软件设计 psd3234bv-24控制流程图：图3.1psd3234bv-24控制流程图 psd3234bv-24软件流程图: 初始化是否到采集数据数据处理检测电压电压是否过低进行充电yny进入低耗是否采集到数据显示数据nyn开始掉电保护图3.2psd3234bv-24软件流程图 自动掉电保

13、护复位允许apd （把pmmr0的第1位置1）选择设置pmmr0中的4和5位pmmr2中的2-6位，就能屏蔽需要的pld输入信号15个时钟周期后ale是否为空闲模式psd模块进入掉电模式yn图3.3 自动掉电流程图四、结论 当前，随着电子技术的飞速发展，智能化系统中需要传输的数据量日益增大，要求数据传送的速度也越来越快，传统的数据传输方式已无法满足目前的要求。在此前提下，采用高速数据传输技术成为必然，dma(直接存储器访问)技术就是较理想的解决方案之一，能够满足信息处理实时性和准确性的要求。 本文以硬件描述语言和可编程逻辑器件(fpga)为技术支撑，设计pci控制器的总体结构。在通道检测模块中，解决了信号抗干扰和请求信号撤销问题，并提出并行通道检测算法；在优先级管理模块中提出了动态优先级端口响应机制；在传输模块中采用状态机的设计思想设