第06章存储器

1、存储器 第第6 6章章 存储器存储器 本章重点：本章重点： 掌握各种存储器的工作原理及其CPU的存储器的扩展。本章难点：本章难点： 理解存储器的工作原理及其地址空间的确定。 存储器（Memory）是计算机的重要组成部件，用来存放数据和程序的。半导体存储器由于其体积小、速度快、耗电少、价格低等优点而在微机系统中得到广泛的应用。6.1 6.1 概述概述6.1.1 6.1.1 存储器的分类存储器的分类 根据存取方式的不同，半导体存储器可以分为随机存取存储器RAM(Random Access Memory)和只读存储器ROM(Read Only Memory)两大类。如图所示。 6.1.1 6.1.1

2、 存储器的分类存储器的分类 1.存储容量 2.存取速度 3.功耗 4.可靠性 5.性能价格比6.1.2 6.1.2 半导体存储器主要性能指标半导体存储器主要性能指标 1.存储体 2.地址译码器3.控制逻辑电路 4.数据缓冲器6.1.3 6.1.3 存储器芯片的一般结构存储器芯片的一般结构 地址译码器存储体数据缓冲器.控制逻辑电路n位地址012n-101m.m位数据R/WCS1 1静态静态RAMRAM基本存储电路基本存储电路 静态静态RAMRAM基本存储电路基本存储电路用来存储用来存储1 1位二进制信息位二进制信息（0 0或或1 1），是组成存储器），是组成存储器的基础。静态的基础。静态MOSM

3、OS六管基本六管基本存储电路如图所示。存储电路如图所示。特点：不需要刷新，外围特点：不需要刷新，外围电路简化；集成度较低、电路简化；集成度较低、功耗较大等。功耗较大等。 1EN1EN1EN&CSI/OR/WVVVVVVVV78125634G1G2G3列线Y行线X+5VAB6.2 6.2 随机存储器随机存储器(RAM)(RAM)6.2.1 6.2.1 静态随机存储器静态随机存储器(SRAM)(SRAM)2 2静态静态RAMRAM芯片芯片常用的典型常用的典型SRAMSRAM芯片有芯片有21142114、61166116、62646264、6225662256等等 21142114芯片芯片

4、21142114芯片是芯片是1K1K4 4的静态的静态 RAMRAM芯片，其引脚图如图芯片，其引脚图如图6-46-4所示。所示。地址输入端地址输入端1010个个(A9(A9A0)A0)；数据输入数据输入/ /输出端输出端4 4位位(I/O1(I/O1I/O4)I/O4)；片选端片选端 ；写允许控制端写允许控制端 。CSWE(2)6116(2)6116芯片芯片 6116 6116芯片的容量为芯片的容量为2K2K8bit8bit，有有20482048个存储单元。工作过程个存储单元。工作过程如下：如下： 读出时：读出时：A A1010A A0 0送地址信送地址信号到行、列地址译码器，经译号到行、列地

5、址译码器，经译码后选中一个存储单元；由码后选中一个存储单元；由CSCS0 0，OEOE0 0，WEWE1 1构成读出逻构成读出逻辑；被选中单元的辑；被选中单元的8 8位数据经位数据经I/OI/O电路和三态门送到电路和三态门送到D D7 7D D0 0输输出。出。 写入时：写入时：A A1010A A0 0送地址信号到行、列地址译送地址信号到行、列地址译码器，经译码后选中一个存储单元；由码器，经译码后选中一个存储单元；由CSCS0 0，OEOE1 1，WEWE0 0构成写入逻辑；从构成写入逻辑；从D D7 7D D0 0端输入端输入的数据经三态门到的数据经三态门到I/OI/O电路，写到存储单元中

6、。电路，写到存储单元中。无操作：无操作：CSCS1 1，I/OI/O三态门呈高阻状态，存三态门呈高阻状态，存储器芯片与系统总线储器芯片与系统总线“脱离脱离”。（1 1）存储器基本电路）存储器基本电路单管动态电路（单管动态电路（MOSMOS管栅极与衬底之间分布电容）管栅极与衬底之间分布电容）（2 2）特点：定时刷新。）特点：定时刷新。（3 3）刷新要求：在几毫秒时间内每隔一段时间）刷新要求：在几毫秒时间内每隔一段时间刷新一次；进行刷新操作的时间内存储器不能刷新一次；进行刷新操作的时间内存储器不能进行读写（死时间）；在每一个指令周期中利进行读写（死时间）；在每一个指令周期中利用用CPUCPU不进行

7、访内操作的时间进行刷新。不进行访内操作的时间进行刷新。 6.2.2 6.2.2 动态动态RAM(DRAM)RAM(DRAM)特点：信息在使用时不能被改变（只能读出，特点：信息在使用时不能被改变（只能读出， 不能写入）；用于存放固定的程序和常量不能写入）；用于存放固定的程序和常量优点：非易失性的。优点：非易失性的。 6. 3 6. 3 只读存储器（只读存储器（ROMROM） 掩膜式掩膜式ROMROM制成后，用户不能修改。制成后，用户不能修改。可编程只读存储器（可编程只读存储器（PROMPROM）可以由用户自可以由用户自己编程（只可写入一次）。己编程（只可写入一次）。可擦写只读存储器（可擦写只读存

8、储器（EPROMEPROM）写入：利用编写入：利用编程器。擦除：利用紫外线光照射。程器。擦除：利用紫外线光照射。电擦写可编程只读存储器电擦写可编程只读存储器(E(E2 2PROM)PROM)特点：特点：对硬件电路没有特殊要求，操作简单；在线读对硬件电路没有特殊要求，操作简单；在线读写，在断电情况下保存的数据信息不会丢失；写，在断电情况下保存的数据信息不会丢失；可在写入过程中自动进行擦写。可在写入过程中自动进行擦写。常用的典型常用的典型EPROMEPROM芯片有芯片有 27082708（1K1K8 8）、）、2716(2K2716(2K8)8)、 2732 (4K2732 (4K8) 8) 、2

9、764(8K2764(8K8)8)、 27128(16K27128(16K8)8)、27256(32K27256(32K8)8)、 27512(64K27512(64K8)8)等，等， 1234567891 01 11 21 31 42 82 72 62 52 42 32 22 12 01 91 81 71 61 52 7 6 4 AVP P A1 2 A7 A6 A5 A4 A3 A2 A1 A0D0D1 D2 G N DVC CP G MNc A8 A9 A1 1O E A1 0C ED7D6D5D4D3方式方式 引脚引脚A A9 9A A0 0VppVppVccVcc数据端功能数据端功能

10、读读低低低低高高VccVcc5V5V数据输出数据输出输出禁止输出禁止低低高高高高VccVcc5V5V高阻高阻备用备用高高VccVcc5V5V高阻高阻编程编程低低高高低低12.5V12.5VVccVcc数据输入数据输入校验校验低低低低高高12.5V12.5VVccVcc数据输出数据输出编程禁止编程禁止高高12.5V12.5VVccVcc高阻高阻标识符标识符低低低低高高高高低低高高VccVccVccVcc5V5V5V5V制造商编码制造商编码器件编码器件编码(1) 2764A(1) 2764A芯片芯片 EPROM2764AEPROM2764A芯片为双列直插式芯片为双列直插式2828引脚的标准芯片，引

11、脚的标准芯片，有有1313条地址线，条地址线，8 8条数据线，条数据线，2 2个电压输入端个电压输入端VccVcc和和V VPPPP，一个片选端一个片选端CSCS，此外还有输出允许，此外还有输出允许OEOE和编程控制端和编程控制端PGM PGM ，容量为，容量为8K8K8 8位，其引脚如图所示。七种工作位，其引脚如图所示。七种工作方式如表所示。方式如表所示。 CE CPU CPU要实现对存储单元的访问，首先要选择存储要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这码选择出相

12、应的存储单元，以进行数据的存取，这称为称为字选字选。片内的字选是由。片内的字选是由CPUCPU送出的送出的N N条低位地条低位地址线完成的，地址线直接接到所有存储芯片的地址址线完成的，地址线直接接到所有存储芯片的地址输入端，而片选信号则是通过高位地址得到的。实输入端，而片选信号则是通过高位地址得到的。实现片选的方法可分为三种：现片选的方法可分为三种：线选法线选法、全译码法全译码法和和部部分译码法分译码法。6.4 6.4 存储器地址选择存储器地址选择 线选法线选法就是用除片内寻址外的高位地址就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当线直接分别接至各个存储芯片的片选端，当某

13、地址线信号为某地址线信号为“0”0”时，就选中与之对应的时，就选中与之对应的存储芯片。存储芯片。 特点：不需要地址译码器，线路简单，特点：不需要地址译码器，线路简单，适用于连接存储芯片较少的场合。适用于连接存储芯片较少的场合。 6.4 6.4 存储器地址选择存储器地址选择6.4.1 6.4.1 线选法线选法 全译码法全译码法将片内寻址外的全部高位地址将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码线作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯别接到存储芯片的片选端，以实现对

14、存储芯片的选择。片的选择。 译码法的优点是每片译码法的优点是每片( (或组或组) )芯片的地址芯片的地址范围是唯范围是唯确定的，而且是连续的，也便于确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。码法对译码电路要求较高。6.4.2 6.4.2 全译码法全译码法 部分译码法部分译码法是对高位地址线中的一部分是对高位地址线中的一部分( (而不是全部而不是全部) )进行译码，以产生各存储器芯进行译码，以产生各存储器芯片的片选控制信号。当采用线选法地址线不片的片选控制信号。当采用线选法地址线不够用，而又不需要全部存储器空间

15、的寻址能够用，而又不需要全部存储器空间的寻址能力时，可采用这种方法。力时，可采用这种方法。 6.4.3 6.4.3 部分译码法部分译码法1 1芯片选择芯片选择2 2CPUCPU与存储芯片的时序验算与存储芯片的时序验算3 3地址分配与连接地址分配与连接4 4数据线的连接数据线的连接 5 5控制信号的连接控制信号的连接6 6负载能力的验算负载能力的验算6.5 CPU6.5 CPU与存储器的连接与存储器的连接6.5.1 CPU6.5.1 CPU与存储体连接时需解决的问题与存储体连接时需解决的问题 8 8位位CPUCPU有有1616根地址线根地址线A15A15A0A0，8 8根数据根数据线线D7D7D

16、0D0。CPUCPU可接访问的空间为可接访问的空间为64K64K，地址，地址范围为范围为0000H0000HFFFFHFFFFH，容量扩展存储器的类，容量扩展存储器的类型可以是型可以是ROMROM和和RAMRAM。6.5 CPU6.5 CPU与存储器的连接与存储器的连接6.5.2 86.5.2 8位位CPUCPU与存储器的连接与存储器的连接 1 1ROMROM与与8 8位位CPUCPU的连接的连接 设某系统需扩展设某系统需扩展6KB6KB的的ROMROM，地址范围安排在，地址范围安排在0000H0000H17FFH17FFH，选用，选用3 3片片EPROM 2716EPROM 2716构成。构

17、成。 27162716的容量的容量2K2K8 8位，位，8 8根数据线，根数据线，1111根地址根地址线，线，CPUCPU地址总线地址总线A A1010A A0 0与芯片的地址线直接接与芯片的地址线直接接连，高位地址线连，高位地址线A A1515A A1111通过译码器通过译码器74LS13874LS138产生，产生，且且3 3片片27162716的高位地址分别为的高位地址分别为0000000000，0000100001，0001000010。选择。选择A A1313A A1212A A1111作为作为3 3位输入端，并保证位输入端，并保证A A1515A A1414分别低电平，为低电平有效，

18、分别低电平，为低电平有效，27162716与与8 8位位CPUCPU的连接线路示意图如图所示。的连接线路示意图如图所示。6.5.2 86.5.2 8位位CPUCPU与存储器的连接与存储器的连接 A15 M/I0A14A13A12A11174LS138ABCG2BG2AG1Y0Y1Y2Y7ROM27162#CEROM2716ROM27163#1#CECEA10 - A0D7 - D0CPUOEOEOERD3 3ROMROM、RAMRAM与与8 8位位CPUCPU连接连接 某某8 8位微处理器有地址线位微处理器有地址线1616根，数据线根，数据线8 8根，存储器请求控制信号为根，存储器请求控制信号

19、为 ，读控制，读控制信号信号 ，写控制信号，写控制信号 ，试为该，试为该CPUCPU设计一存储器，要求扩展设计一存储器，要求扩展ROM 6KBROM 6KB，地址从，地址从0000H0000H开始（连续），开始（连续），RAM 16KBRAM 16KB，地址从，地址从4000H 4000H 开始（连续）开始（连续）MREQRDWR(1) (1) 芯片选择芯片选择 系统扩展系统扩展ROM6KBROM6KB，可选，可选4 K4 K8 8 EPROM(2732EPROM(2732）与）与2K2K8 EPROM8 EPROM（27162716）各）各1 1片。片。 扩展扩展RAMRAM可选可选8 K8

20、 K8 SRAM8 SRAM（62646264）2 2片。片。ROMROM、RAMRAM与与8 8位位CPUCPU的连接示意图的连接示意图如图所示如图所示。 (2) (2) 地址分配与连接地址分配与连接 低位地址线直接与芯片地址线相连，高位地低位地址线直接与芯片地址线相连，高位地址址A15A14A15A14A13A13产生片选信号。地址分配产生片选信号。地址分配如表所示如表所示。 (3) (3) 数据线的连接数据线的连接 芯片芯片8 8位数据线与数据总线直接接连。位数据线与数据总线直接接连。(4) (4) 控制信号连接控制信号连接 控制信号连接控制信号连接如图所示如图所示。A A15 15 A

21、 A!4 !4 A A!3 !3 A A12 12 A A11 11 A A10 10 A A 9 9 A A 8 8 A A 7 7 A A 6 6 A A 5 5 A A 4 4 A A 3 3 A A 2 2 A A 1 1 A A0 0地址范地址范围围273227320 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 1 1 1 1 1 1 1 10000H0000H0FFFH0FFFH271627160 0 0 1 0

22、0 0 0 0 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 0 0 0 0 0 0 00 0 0 1 0 1 1 1 1 1 1 1 1 1 1 10 0 0 1 0 1 1 1 1 1 1 1 1 1 1 11000H1000H17FFH17FFH626462640 1 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 0 1 1 1 1 1 1 1 1 1 1 1 1 10 1 0 1 1 1 1 1 1 1 1 1 1 1 1 14000H4000H5FFFH5FFFH626462640 1 1

23、0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 16000H6000H7FFFH7FFFHROMROM、RAMRAM与与8 8位位CPUCPU连接地址分配表连接地址分配表 A14A13ABCG2BG2AG1WRA15RDA12-A0MREQ+5VA12A11CE2732OEY0Y1Y2Y3Y7A12A11-A0CE2716OEA10-A0CE16264OEA12-A0WE6264OEA12-A0WED7-D0CE2+5VCPUCE2+5VCE1 8086CPU 8086CPU有有2020位地址线，无论在最小方式下，位地址线，无论在最小方式下，还是在最大方式下，都可寻址还是在最大方式下，都可寻址1 MB1 MB的存储空间，的存储空间，存储器通常按字节组织排列成一个个单元，每个存储器通常按字节组织排列成一个个单元，每个单元用一个地址码表示，这称为存储器的标准结单元用一个地址码表示，这称为存储器的标准结构。若存放的数据为构。若存放的数据为8 8位，则将它们按