数电课设6进制计数器

1、成 绩 评 定 表学生姓名班级学号专 业自动化课程设计题目数字电子课程设计评语组长签字：成绩日期 2013 年 7 月 8 日0课程设计任务书学 院信息科学与技术专 业自动化学生姓名班级学号 课程设计题目1六进制同步减法计数器（无效态：010，011）；2串行序列发生器（检测序列：101110）；3基于74161芯片仿真设计24进制加法计数器并显示计数过程实践教学要求与任务:1) 采用实验箱设计、连接、调试六进制减步加法计数器。2) 采用实验箱设计、连接、调试串行序列发生器。3) 采用multisim 仿真软件建立复杂的计数器电路模型；4) 对电路进行理论分析；5) 在multisim环境下分

2、析仿真结果，给出仿真时序图；6) 撰写课程设计报告。工作计划与进度安排:第1天：1.布置课程设计题目及任务。2.查找文献、资料，确立设计方案。第2-3天： 在实验室中设计、连接、调试三位二进制计数器及串行序列检测器电路。第4天：1. 安装multisim软件，熟悉multisim软件仿真环境。在multisim环境下建立电路模型，学会建立元件库。2. 对设计电路进行理论分析、计算。3. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。第5天：1. 课程设计结果验收。2. 针对课程设计题目进行答辩。3. 完成课程设计报告。指导教师： 2013年 月 日专业负责人：2013

3、 年 月 日学院教学副院长：2013 年 月 日目录1 课程设计的目的与作用11.1 设计任务11.2所用multisim软件环境介绍12.实验设计方案32.1六进制同步减法计数器的设计（无效态010，011）32.1.1课程设计的目的32.1.2设计过程32.1.3状态图32.1.4触发器名称32.1.5状态方程.驱动方程.时钟方程42.1.6设计的逻辑电路图62.1.7 实验仪器62.1.8实验结论72.2.串行序列发生器的设计（检测序列为101110）72.2.1课程设计的目的72.2.2设计过程72.2.3触发器名称82.2.4时钟方程.状态方程.驱动方程.输出方程82.2.5设计的逻

4、辑电路图102.2.6实验仪器112.2.7实验结论112.3 74161构成异步清零端归零二十四进制计数器112.3.1课程设计目的112.3.2实验原理112.3.2设计过程122.3.3实验仪器132.3.4实验电路图132.3.5实验结论142.3.6参考文献141 课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能

5、力和分析问题解决问题的能力。1.1 设计任务 1六进制同步减法计数器（无效态：010，011）； 2串行序列发生器（检测序列：101110）； 3基于74161芯片仿真设计24进制加法计数器并显示计数过程。1.2所用multisim软件环境介绍Multisim是加拿大IIT公司（Interrative Image Technologies Ltd）推出的基于Windows的电路仿真软件，由于采用交互式的界面，比较直观、操作方便，具有丰富的元器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的引用。针对不同的用户，提供了多种版本，例如学生版、教育版、个人版、专业版和超级专业版。

6、其中教育版适合高校的教学使用。Multisim 7主界面。启动Multisim，就会看到其主界面，主要是由菜单栏、系统工具栏、设计工具栏、元件工具栏、仪器工具栏使用中元件列表、仿真开关、状态栏以及电路图编辑窗口等组成。如下图1.1所示。Multisim 7提供了丰富的元器件。这些元器件按照不同的类型和种类分别存放在若干个分类库中。这些元件包括现实元件和虚拟元件。所谓的现实元件给出了具体的型号，它们的模型数据根据该型号元件参数的典型值确定。而所谓的虚拟元件没有型号，它的模型参数是根据这种元件各种元件各种型号参数的典型值，而不是某一种特定型号的参数典型值确定。另外，Multisim 7元件库中还提

7、供一种3D虚拟元件，这种元件以三维的方式显示，比较形象、直观.。Multisim 7容许用户根据自己的需要创建新的元器件，存放在用户元器件库中。如1.2图所示。图1.1multisim电路编辑窗口Multisim 7提供了品种繁多、方便实用的虚拟仪器。比如数字万用表、信号发生器、示波器等17种虚拟仪器。点击主界面中仪表栏的相应的按钮即可方便地取用所需的虚拟仪器如图2.2.3所示。 图1.2multisim元件库图1.3虚拟仪器2.实验设计方案2.1六进制同步减法计数器的设计（无效态010，011）2.1.1课程设计的目的1、了解二进制同步计数器的工作原理和逻辑功能2、掌握计数器电路的分析，设计

8、方法及应用。3、学会正确使用JK触发器。2.1.2设计过程 Cp 六进制同步减法计数器 无效状态（010，011）图1.3 设计总框图2.1.3状态图 /1/0/0/0/0/0 111 110 101 100 001 000 图1.4 实验状态图2.1.4触发器名称选用三个CP下降沿触发的边沿JK触发器74LS1122.1.5状态方程.驱动方程.时钟方程时钟方程 :CP=CP0=CP1=CP2 Qn1Q0nQ2n0001111001110001001100110101图1.5 六进制同步减法计数器次态卡诺图 Qn1Q0nQ2n0001111001010111图1.6 Q2n+1的卡诺图 Qn1

9、Q0nQ2n0001111001010010图1.7 Q1n+1的卡诺图 Qn1Q0nQ2n0001111001011001图1.8 Q0n+1的卡诺图由卡诺图得出的状态方程 由状态得出的驱动方程 经检查无效状态010和011不能构成循环即能自启动。 2.1.6设计的逻辑电路图图1.9逻辑连接图图2.0 实验仿真结果2.1.7 实验仪器 （1)数字原理实验系统一台 (2)集成电路芯片 74LS08两片.74LS112三片2.1.8实验结论经过实验可知，满足时序图的变化，且可以进行自启动。实验中的碰到的小问题告诉我们，学习和理解理论知识会使实验设计更合理。设计要尽可能简单明了且能说明问题，实验前

10、应确保芯片可以正常使用，检查导线好坏，避免导线内部断裂造成实验失败。实验过程中所用芯片引脚较多，要细心认真。2.2.串行序列发生器的设计（检测序列为101110） 2.2.1课程设计的目的 1、了解串行序列发生器的工作原理和逻辑功能 2、掌握串行序列发生器电路的分析，设计方法及应用。 3、学会正确使用JK触发器。 2.2.2设计过程 输入脉冲 cp 串行序列发生器 串行序列输出图2.1实验设计总框图0/1/1/1/1/0 111 110 100 101 001 000 图2.2 实验状态图1）a.确定触发器的数目 电路状态数量M=6，代入，计算得n=3，电路需要3个触发器。b.电路状态编码电路

11、状态用两个触发器的状态组合来表示，取的编码为111,110,100,101,001,000。(2)选定触发器，求出电路状态方程、输出方程和驱动方程a 确定触发器类型，JK触发器。b 逻辑函数化简，写出状态方程，输出方程，驱动方程。选用卡诺图化简的方法。可得次态变量,，和输出变量Y的卡诺图，2.2.3触发器名称选用三个CP下降沿触发的边沿JK触发器74LS112两个74LS08和两个74LS002.2.4时钟方程.状态方程.驱动方程.输出方程时钟方程 :CP=CP0=CP1=CP2 Qn1Q0nQ2n0001111000111110 图2.3输出Y的卡诺图 Qn1Q0nQ2n0001111001

12、110001101001110100图2.4次态卡诺图 Qn1Q0nQ2n0001111001011011图2.5 Q2n+1的卡诺图 Qn1Q0nQ2n0001111001010010 图2.6 Q1n+1的卡诺图 Qn1Q0nQ2n0001111001011100图2.7 Q0n+1的卡诺图由卡诺图得出的状态 由状态得出的驱动方程 由Y的卡诺图求出输出方程 经检测，系统可以自启动 2.2.5设计的逻辑电路图图2.8逻辑连接图2.2.6实验仪器 （1）数字原理实验系统一台 （2）集成电路芯片74LS112D，74LS00D，74LSO8D，74AS04N，74AS32N2.2.7实验结论 通

13、过对串行序列的理解，分析设计出合理的状态图，确定所需芯片的种类和个数，根据状态图所得到的卡诺图，确定各个方程，在实验室连线即可验证设计的正确性。该串行序列101110通过在实验台上连线及电路的仿真可知其设计合理正确。实验中，应该认真检查线路，遇到问题尽量自己解决，达到锻炼自身能力的目的.2.3 74161构成异步清零端归零二十四进制计数器2.3.1课程设计目的 1、了解计数器的工作原理和逻辑功能 2、掌握计数器电路的分析，设计方法及应用。 3、学会正确使用集成芯片。2.3.2实验原理74161：与74LS161同为计数芯片，功能一样，可同步置零，也可异步清零，清零后继续从头开始计数，从而实现不

14、同进制的计数状态。如图10：CP是输入计数脉冲，也就是加到各个触发器的时间信号端的时钟脉冲，是清零端；是置数控制端；是并行输入数据端；CO是进位信号输出端； 是计数器状态输出端。 图2.9 74LS161芯片 输入输出CPDCO0XXXXXXXX0000010XX1111XXXX计数110XXXXXX保持11X0XXXXX保持0 图3.0 74161状态表 2.3.2设计过程不同进制计数 CP 集成芯片做成的控计数器输入脉冲 图3.1 设计总框图将两片74161级联，由于74161采用异步清零方式，所以： 其它输入端： 时钟方程 2.3.3实验仪器集成芯片74LS161一片，74ALS00M与非门一片，LED灯五个，显示器两个。2.3.4实验电路图图3.1 实验接线图图3.2 实验仿真结果2.3.5实验结论通过对实验仪器的理解与对实验原理的正确运用，连接出如上所示的电路接线图，经multisim仿真后可成功实现进制可控的计数状态，分别为同步25进制、35进制，异步6进制。在这次课程设计中，我查阅了资料，询问过老师，找出了自己在理论知识及实践能力方面