数字时钟课程设计报告AS

1、梧州学院电子信息工程系数字电路课程设计报告书任务起止日期： 2013 年 6 月 24 日至 2013 年 6 月 30 日止班 级： 11电本3班 指导老师： 郭慧 日 期： 2013 年 6月24 日学生姓名： 黄斯文 学 号： 1101902310 分 数： 摘要 数字电子钟是一种用数字显示秒分时的记时装置，与传统的机械时钟相比，它一般具有走时准确显示直观无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站码头机场等公共场所的大型数字显电子钟。 本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟

2、的秒脉冲,用74LS160(10进制计数器)、74LS00(与非门芯片)等连接成60和24进制的计数器,再通过数码管显示，构成简单数字时钟。关键字 数字时钟 计数器 555芯片 分频器 数码管 74LS系列 校时 报时目录一、 设计任务和要求3二、 设计的方案的选择与论证3(1) 总体电路分析3(2) 仿真分析4(3) 仿真说明4三、 电路设计计算与分析4（1） 计数计时电路4（2） 校时选择电路5（3） 整点译码电路5（4） 定时比较电路6（5） 振荡电路7（6） 译码电路8（7） 器件分析9四、 总结及心得10五、 附录12（1） 元器件明细表12（2） 附图13六、 参考文献14一、 设

3、计任务和要求实现24小时的时钟显示、校准、整点报时、闹铃等功能。具体要求：（1）显示功能：具有“时”、“分”、“秒”的数字显示（“时”从023，分059，秒059）。（2）校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。（3）整点报时：当时钟计时到整点时，能进行整点报时。（4）闹铃功能：在24小时之内，可以设定定时时间，当数字时钟到定时时间时能进行报时提醒。二、 设计的方案的选择与论证（1）总体电路分析总体电路设计是将单元电路模块小时计时电路、分钟计时电路、秒计时电路、校时选择电路、整点译码电路、闹钟电路等模块连接在一起，外接输入开关和输出显示数码管构成。总体结构图如下：时

4、显示电路分显示电路秒显示电路时译码电路分译码电路秒译码电路时计数电路分计数电路秒计数电路校时选择电路闹钟电路秒脉冲产生电路（2）仿真分析单击运行按钮，可观测仿真结果。电路能完成显示计时、校时、整点报时以及闹铃等功能。计时功能。当开关S1、S2都处于左边触点时，数字时钟工作于计时状态。此时，电路中的秒计时电路、分计时电路以及小时计时电路分别对秒脉冲、分脉冲和小时脉冲进行计数。计数结果经数码管显示计时时间值。校时功能。当开关S1、S2都处于右边触点时，数字时钟工作于校时状态。按瞬态按钮B键，可以选择对“小时”、“分钟”和“秒钟”进行校时。校时时通过开关S3（按C键）手动输入校时时间。整点报时功能。

5、整点译码电路通过识别整点时间，产生整点报时信号。当前时间为零点时，会产生整点报时，此时探针会亮，蜂鸣器会响。闹钟报时功能。通过校时功能将“小时”、“分钟”和“秒钟”设定在某一时间点，然后重新校时，调整到设定点以前的某一时间，当时钟到达设定点时，信号灯会亮，并且蜂鸣器会响。三、 电路设计计算与分析（1）计数计时电路总设计图如下图：该电路时计时部分用两片74LS160构成二十四进制计数器，与非门74LS00D构成译码电路，该译码电路能识别代码“24”，输出信号使CLR=0，计数器的计数值被置0.所以，整个计数器的技术状态图为00至01至02至至23至24（暂态）至00至01至，共有24个稳定状态。

6、该电路秒计时部分和分计时部分分别用两片74LS160构成六十进制计数器，与非门74LS00D构成译码电路，该译码电路能识别代码59。整个计数器的计数状态图为00至01至至58至59至00,共有60个稳定的状态。其封装引脚同小时计时电路，以下是时分秒计数电路的放大效果图：（2）校时选择电路。校时选择电路如下图：u 该校时选择电路能进行手动校时 利用两个单刀双掷开关分别对时位和分位进行校正。p 校时位时，要求时位以每秒计1的速度循环计数；p 校分位时，要求分位以每秒计1的速度循环计数。p 并且能进行快调和慢调p “快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数。p “慢校时”是用手动产生

7、单脉冲作校时脉冲。（3）整点译码电路。整点译码电路的作用是识别整点时间信号，以实现整点报时的功能。整点时间信号的特征是零分，零分作为数字量来说，是一个代码，用门电路组成的译码电路可识别一个代码。整点译码电路如下图：p 即在59分50秒起隔2秒钟发出一次低音的“嘟”信号（信号鸣叫持续时间1s，间隙1s），连续发出4次；p 到达整点时（即00分00秒）再鸣叫一次高音的“哒”信号（信号持续时间仍为1s）。 （4）定时比较电路（闹钟电路）定时比较电路是将设定的定时时间和当前的计时时间进行比较，电路可选用数值比较器74LS85。定时比较电路如图所示：因为定时时间为小时和分钟，共16位二进制代码，每片数值

8、比较器74LS85能比较两个4位二进制代码，用4片74LS85能构成16位数值比较器。当数字时钟的计时时间等于设定时间时，定时比较电路输出高电平，否则输出低电平。（5）振荡电路振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。我们采用的是555定时器构成多谐振荡器，其输出脉冲频率为1 KHZ。555芯片组成的多谐振荡器要输出符合要求的频率脉冲，其对电阻和电容的精度要求较高。其计算方式如下：具体电路如右图：分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台

9、报时用的1kHz的高音频信号和500Hz的低音频信号等 。用555产生1HZ电路如下图：（6）译码电路74LS48为BCD7段译码/驱动器。（7）器件分析1. 74LS160分析在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。同样，在输出端的1001（十进制为

10、9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示。如12：54：30的二进制码为00010010：01010100：00110000。秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，

11、而“时”计数器应为二十四进制。采用10进制计数器74LS160来实现时间计数单元的计数功能。2. 74LS85特性分析74LS85为4位数值比较器，共有54/7485、54/74S85、54/74LS85 三种线路结构型式，74LS85 可进行二进制码和BCD码的比较，对两个4 位字的比较结果由三个输出端FA B，FAB，FAB输出。将若干 85 级联可比较较长的字，此时低级位的FAB，FAB，FAB连接到高位级相应的输入AB、AB、AB，并使低位级的AB为高电平。引出端符号：B0B3字B输入端A0A3字A输入端AB AB级联输入端AB AB级联输入端AB AB级联输入端FABA等于B输出端F

12、ABA大于B输出端FABA小于B输出端四、心得体会 时光飞逝，眨眼间就到期末了，面对新的挑战，新的课程设计，新的软件的使用，有很多困难慢慢迎面而来。有失败，有成功，有付出，有汗水，一个数字闹钟的课程设计，让我们尝尽了酸甜苦辣，也让我们收获了很多，成长了很多，明白了很多。课程设计发端之始，思绪全无，举步维艰，对于理论知识学习不够扎实的我深感“书到用时方恨少”，于是想起圣人之言“温故而知新”，便重拾教材与实验手册，对知识系统而全面进行了梳理，遇到难处先是苦思冥想再向同学请教，终于熟练掌握了基本理论知识，而且领悟诸多平时学习难以理解掌握的较难知识，学会了如何思考的思维方式，找到了设计的灵感。总的来说

13、，整个过程是艰辛而漫长的，但一点一滴的积累，不断的超越和解决一个又一个难点与问题，最终还是取得了理想的效果。首先，面对课程设计的一系列设计，我们前期准备工作量是蛮大的，老师给的设计要求，我们必须反复精度与理解，弄明白整个过程是如何进行的，这样才能有效的按计划进行，刚开始看了有关老师给的数电设计报告和幻灯片，自己完全不知道从何下手，从哪一步开始做起，自己很多都不懂，也不理解为什么这样做。后来，自己慢慢学会了上网查资料，一点一点的把不懂的地方逐个击破，从进制的转化，时分秒之间的进位连接，这些分开来看都很简单，连在一个电路中，很多细节就得要注意了，管脚之间的连接，每个芯片的功能，图形，如何应用，都需

14、要我去一个一个弄懂。当查好一切准备资料和看多其他人的课程设计经验之后，就可以开始设计了。在设计之前，自己对一切画图软件并不是很懂，这让我碰到了一个更大的困难，Proteus仿真软件从来没用过，也没看过教学视频，DXP软件也只是画过一些很简单的封装图，连线也比较简单。然而现在要面对复杂多变的数字电子时钟的设计，难度提高了很多，对自己完全是一个新的挑战！面对这些困难，我首先必须向专业知识比较厉害的同学请教，边问他们，边自己画图，并且结合相关软件的视频一起看，来完成设计。但在实际操作中，并不是自己想象那么简单，似乎理论上可以解决的问题，在实际操作起来才发现，困难重重。当我用仿真软件画电路图时，遇到很

15、多问题，很多元器件的名字与缩写不懂查找，只能自己一个一个的问或者上网搜索，花费了大量时间去查找那些芯片，连接的时候线与线之间的连接密密麻麻，上百条线，后来知道了使用网络标号就可以代替线路，不用手动画闲，既可以模拟出实际效果。从计数模块的模拟，到校时电路，脉冲产生电路，正点报时电路，闹钟电路一个一个模块的加到仿真软件中，通过询问同学和看网上其他人如何连接这些电路，来实现自己连接的电路图。调试时有的器件在理论上可行，但在实际运行中就无法看到效果，所以得换不少器件，有时无法找出错误便更换器件重新接线以使电路正常运行。在整个设计中，74LS160的接线比较困难，反复修改了多次，在认真学习其用法后采用归

16、零法和置数法设计出60进制和24进制的计数器。同时，在最后仿真时，预置的频率一开始用的是1hz，结果仿真结果反应很慢，后把频率加大，这才在短时间内就能看到全部结果。总之，通过这次对数字时钟的设计与仿真，为以后的电路设计打下良好的基础，一些经验和教训，将成为宝贵的学习财富。用了大概5，6天的时间，完成了仿真。接下来是用DXP画原理图，原理和画仿真图差不多，不过DXP不仅要有原理图，还得画出相关芯片的封装。而且DXP的库文件资源不是很多，有些芯片没有存在，而且有些存在，但是跟我们实际要用的芯片管脚对应不上，这些都需要我们上网查资料，了解相关芯片的画法与管脚图之后，才能去画。实物的管脚与DXP封装的

17、管脚要符合，而且这么多芯片，得一一对应，一一检查，这非常花时间。一切准备就绪就是开始画原理图了，画原理图时又碰到了新的难点，那就是加排针来实现一些复杂芯片之间的连线，排针的长短和大小都得掌握好，而且得结合原理图去看，去选择，这也得花大量时间去看，去对照和对应！还得考虑芯片与芯片之间交线尽量少！当画DXP软件的PCB图的时候，才知道前面的困难都不算困难，真正的挑战是如何布局PCB图，也就是芯片的摆放和芯片的连线，上百条线和几百个洞孔，看得眼花缭乱，还得考虑芯片摆放位置的合理，布局美观，连线的交线和跳线尽量少。这些对于我来说等于上青天，后来，去实验室看其他同学画PCB图，也开始懂了一些基本的技巧与

18、方法，比如跳线的距离要尽量小，越近越方便，实在不行的就用红线画出来，分成双层版来做。说到双层版，很多人都没尝试过，自己百度了，但网上经验还是很少，不算多。还是得靠自己去尝试，慢慢来，循序渐进！后来，是去实验室看别人如何画双层版PCB图还有如何转印，才知道过程其实是蛮复杂的，还能多细节必须做到完美，分毫都不能偏差，否则就是失败。经过整个设计过程到转印，腐蚀，钻孔，焊接芯片过程真的很辛苦，很多次想放弃了，不想做了，想去窃取别人成功的果实，但最终没有这样，还是坚持着做了下去，三个臭皮匠赛过诸葛亮！跟同学一起团结协作，还是完成了这个课程设计。发现自己画图，作图，找资料的水平还有多芯片的认识，焊接技巧都有所提升和进步了！ 课程设计达到了专业学习的预期目的。在几个星期的课程设计之后，我们普遍感到不仅实际动手能力有所提高，更重要的是通过对设计过程的了解，进一步激发了我们对专业知识的兴趣和对数字电子技术基础这门专业课的了解，并能够结合实际存在的问题在专业领域内进行更深入的学习。我认为有些细节是仿真软件不能模拟的，必须要通过开发板的实际操作得以验证，PC机的资源有限，运行速度和性能的差异也有可能产生仿真的不同结果。通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全