寄存器的设计PPT学习教案

1、会计学1寄存器的设计寄存器的设计 CT=0=0表示此端子为表示此端子为低电平时，四个触发器低电平时，四个触发器的输出为零。不受任何的输出为零。不受任何关联数字影响，异步清关联数字影响，异步清除。除。（一）中规模寄存器（一）中规模寄存器74175 RG4表示四个触表示四个触发器构成的寄存器。发器构成的寄存器。 C1表示此端子是时表示此端子是时钟，且上升沿有效。钟，且上升沿有效。1.1.逻辑符号逻辑符号 2.功能功能二、寄存器二、寄存器关联数字是关联数字是1，关，关联到时序块的输入联到时序块的输入端数据送到触发器端数据送到触发器的输出。的输出。第1页/共17页 假设假设4是低位寄存器，是低位寄存器

2、，1是高位寄存器。是高位寄存器。由由D触发器的特性方程可知：触发器的特性方程可知：14nQD134nnQQ123nnQQ112nnQQ 在移位脉冲的作用下，在移位脉冲的作用下，低位触发器的状态送给高位，低位触发器的状态送给高位，作为高位的次态输出。作为高位的次态输出。左移寄存器左移寄存器第2页/共17页欲存入数码欲存入数码1011：1011采用串行输入采用串行输入 只有一个数据输入端只有一个数据输入端？解决的办法：解决的办法： 在在 4个移位脉冲的作用下个移位脉冲的作用下 ，依次送入数码。，依次送入数码。左移寄存器：左移寄存器： 先送高位，后送低位。先送高位，后送低位。右移寄存器：右移寄存器：

3、 先送低位，后送高位。先送低位，后送高位。由于该电路为一左移寄存器，数码输入顺序为：由于该电路为一左移寄存器，数码输入顺序为：1011第3页/共17页欲存入数码欲存入数码1011，即即D1D2D3D4= 10111011第4页/共17页（二）（二）四位四位双向移位寄存器双向移位寄存器7419474194功能表功能表 输输 入入 输输 出出0 X X X X X X X 0 0 0 0 1 1 X d0 d3 1 1 X d0 d1 d2 d3 1 0 0 X X X X X X Q0n Q1n Q2n Q3n 1 1 X X 0 1 X Q0n Q1n Q2n 1 1 0 X X 0 1 X

4、Q0n Q1n Q2n 1 X X X 1 0 1 Q1n Q2n Q3n 1 1 X X X 1 0 0 Q1n Q2n Q3n 1 X X X X 0 0 X Q0n Q1n Q2n Q2n R CP DSR D0 D3 MB MA DSL Q0n+1 Q1n+1 Q2n+1 Q3n+11010第5页/共17页LIBRARY IEEE USE IEEE.std_logic_1164.all; ENTITY vshiftreg IS PORT (CP，R，DSR,DSL:IN STD_LOGIC; S: STD_LOGIC_VECTOR (2 DOWNTO 0); -FUNCTION SEL

5、ECT D: STD_LOGIC_VECTOR (7 DOWNTO 0); -DATA IN Q:OUT STD_LOGIC_VECTOR (7 DOWNTO 0) ); -DATA OUTEND vshiftreg; ARCHITECTURE vshiftreg_arch OF vshiftreg IS SIGNAL IQ: STD_LOGIC_VECTOR (7 DOWNTO 0); BEGIN 用用VHDLVHDL程序实现程序实现8 8位移位寄存器位移位寄存器 定义一个中间信号定义一个中间信号IQ （二）（二）四位四位双向移位寄存器双向移位寄存器74194第6页/共17页 PROCESS

6、(CP,R,IQ) BEGIN IF ( R=1) THEN IQ 0); -异步清除 ELSIF (CPEVENT AND CP=1) THEN CASE CONV_INTEGER(S) IS WHEN 0 = NULL; -保持 WHEN 1 = IQ IQ IQ IQ IQ IQ IQ NULL; END CASE; END IF; Q = IQ; END PROCESS; END vshiftreg_arch; R信号为异步清信号为异步清零，不考虑零，不考虑CP信号。信号。 用用CONV_INTEGER将将S所属数所属数据类型据类型STD_LOGIC_VECTOR转换转换到整数类型。到

7、整数类型。 根据根据MA、MB、MC的值，用的值，用CASE语语句描述了句描述了8种移位操作。种移位操作。 在在CASE语句中，用语句中，用WHEN OTHERS覆盖没有考虑到的值域覆盖没有考虑到的值域 。 “NULL”语句描语句描述无任何操作，即保持原状态。述无任何操作，即保持原状态。 第7页/共17页2. 环形计数器环形计数器1. 数据转换数据转换3. 扭环形计数器扭环形计数器4. 分频器分频器（四）寄存器的应用（四）寄存器的应用第8页/共17页1.1.七位串行七位串行并行转换并行转换CPR CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 MA MB= Q7 操作操作 0 0 0 0

8、 0 0 0 0 0 1SRG4CT=0C41/ 2 1Q0Q1Q2Q303,4DDSR1,4D0113,4D3,4D3,4D2,4DMB1M0374194SRG4CT=0C41/ 2 1Q4Q5Q6Q7103,4D（1）1,4D1113,4D3,4D3,4D2,4DMA1M0374194（2）MBMA00000000111并行送数并行送数清零清零1 D0 0 1 1 1 1 1 1 1串行输入串行输入1111D011100右移右移2 D1 D0 0 1 1 1 1 1 11111D1D0110右移右移串行串行并行并行第9页/共17页七位七位并行并行串行串行 CP Q0 Q1 Q2 Q3 Q4

9、 Q5 Q6 Q7 MA MB 操作操作 1 0 D0 D1 D2 D3 D4 D5 D6 101并行送数并行送数启动启动2 1 0 D0 D1 D2 D3 D4 D5 10右移右移3 1 1 0 D0 D1 D2 D3 D4 10右移右移&CPSRG4CT=0C41/ 2 1Q0Q1Q2Q303,4DDSR1,4D103,4D3,4D3,4D2,4DMB1M0374194SRG4CT=0C41/ 2 1Q4Q5Q6Q703,4D（1）1,4D3,4D3,4D3,4D2,4DMA1M0374194（2）MBMA串行串行输出输出11D0D1D2D3D4D5D6D6D00D4D2D5D1D3D50

10、1D3D1D4D0D2直到直到Q5Q4 Q3Q2 Q1Q0=111111D01111011重新重新预置预置1第10页/共17页例例1：用：用74195构成构成M=4的环形计数器。的环形计数器。2.2.环形计数器环形计数器SRG4CT=0M1SHIFTM2LOAD2,3DK1LOADCPQ0Q1Q2Q31C3/1 1,3KQ3J1,3J0002,3D启动启动 态序表态序表 Q0 Q1 Q2 Q3注意：注意：（1 1）电路除了有效计数循环）电路除了有效计数循环外，还有五个无效循环。外，还有五个无效循环。（2 2）不能自启动，）不能自启动，工作时首工作时首先在先在LOAD加启动信号进行加启动信号进行

11、预置。预置。第11页/共17页环形计数器设环形计数器设计计（2）判断触发器个数：）判断触发器个数： 计数器的模计数器的模 n(n为移位寄存器为移位寄存器的个数的个数)。（1）连接方法：）连接方法： 将移位寄存器的输出将移位寄存器的输出Q3反馈到反馈到、K输入端。输入端。第12页/共17页 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1例例2 2：设计一：设计一M=8=8的扭环形计数器。的扭环形计数器。SRG4CT=0M1SHIFTM2LOAD2,3DK1CPQ0Q1Q2Q3C3/1 1,3KQ3J1,3J00002,3D启动启动

12、态序表态序表 Q0 Q1 Q2 Q3 0 注意：注意：（1 1）电路除了有效计数循环外，）电路除了有效计数循环外，还有一个无效循环。还有一个无效循环。（2 2）不能自启动，）不能自启动， 工作时首先在工作时首先在R端加启动脉冲信号清零。端加启动脉冲信号清零。第13页/共17页扭环形计数器设计扭环形计数器设计（2）判断触发器个数：）判断触发器个数： 计数器的模计数器的模2 n (n为移位寄存器为移位寄存器的位数的位数)。（1）连接方法：）连接方法： 将移位寄存器的输出将移位寄存器的输出Q3经反相器后经反相器后反馈到反馈到、K输入端。输入端。第14页/共17页分频器分频器第15页/共17页 数字电子数字电子钟是一种直接钟是一种直接用数字显示时用数字显示时间的计时装置，间的计时装置，一般由一般由晶体振晶体振荡器荡器、分频器分频器、计数器计数器、译码译码器器、显示器显示器、校时电路校时电路和和电电源源等部分组成。等部分组成。（三）（三） 时序模