第7章 半导体存储器及可编程逻辑器件

1、第7章半导体存储器和可编程逻辑器件7.1半导体存储器7.2可编程逻辑器件(PLD)7.1半导体存储器7.1.1半导体存储器的基本概念7.1.2只读存储器(ROM)7.1.3随机存取存储器(RAM)7.1.4存储器容量的扩展7.1.1半导体存储器的基本概念1.半导体存储器的分类2.半导体存储器的主要技术指标1.半导体存储器的分类图7-1半导体存储器分类2.半导体存储器的主要技术指标(1)存储容量(2)存取时间(3)存取周期(4)功耗(5)可靠性(1)存储容量存储容量是指存储器内能存储的二进制数的位数。存储容量有两种表示方法：1) 位(Bit)：位是二进制数的基本单位，也是存储器存储信息的最小单位

2、，一般用小写字母“b”表示。2) 字节(Byte)：计算机中一般用8位构成1字节，一般用大写字母“B”表示。(2)存取时间存储器的两个基本操作为读出与写入。存储器从接收读操作命令到被读出信息稳定在输出缓冲器的输出端为止的时间间隔，称为读出时间；存储器从接收写操作命令到信息被写入存储单元为止的时间间隔，称为写入时间。读出时间与写入时间统称存取时间，一般以纳秒(ns)为单位。(3)存取周期存取周期是指两次独立的存储器操作所需间隔的最小时间，用Tmin表示，通常TM稍大于存取时间，原因是存储器进行读/写之后要短暂的稳定时间，有些存储器电路刷新需要时间。(4)功耗功耗是指每个存储单元所耗的功率，单位为

3、W/单元，也可以用每块芯片的总功率来表示，功耗的单位为mW/芯片。(5)可靠性可靠性是指存储器对电磁场及温度变化的抗干扰能力。半导体存储器抗干扰能力较强，在高速度使用时也能正确存取。存取时间和功耗两项指标的乘积为延迟-功耗积，反映器件的品质因数，是一项重要的综合指标。7.1.2只读存储器(ROM)1.ROM的基本结构与工作原理2.ROM的分类1.ROM的基本结构与工作原理(1)ROM的基本结构(2)ROM的工作原理(3)ROM的输出端与输入端的逻辑关系(4)ROM的阵列图表示(1)ROM的基本结构图7-2ROM的基本结构框图及逻辑图形符号a)基本结构框图b)逻辑图形符号（2）ROM的工作原理图

4、7-3二极管构成ROM的原理电路(2)ROM的工作原理表7-1图7-3中ROM数据表(3)ROM的输出端与输入端的逻辑关系(4)ROM的阵列图表示在使用PROM或掩膜ROM时，一般可采用阵列图表示，图7-4a是图7-3 ROM的阵列图。有二极管的地方用一个黑点“”表示；地址译码器构成的与阵列用字线上的与门符号表示；存储矩阵构成的或阵列用位线上的或门符号表示。从而使得与阵列和或阵列的输出与输入变量的逻辑关系变得十分直观。图7-4b是图7-4a的简化，图中省略了与门和或门的符号，直接标明与阵列和或阵列。(4)ROM的阵列图表示图7-4ROM的阵列图表示a)44ROM的阵列图b)简化阵列图(4)RO

5、M的阵列图表示第三步，画出ROM的阵列图，如图7-5b所示。图7-5例7-1图a)逻辑电路b)阵列图表7-2例7-1中函数真值表表7-3例7-1中ROM数据表【例7-2】某序列信号发生电路由74161、88ROM和74151组成，如图7-6所示。已知ROM的内容，见表7-4，设计数器初始工作状态为“0000”，在时钟CP信号的作用下，画出输出F的波形，并写出相应的序列信号。图7-6例7-2逻辑电路表7-4例7-2中ROM数据表解：74161计数器接成十六进制计数器，但计数输出的最高位Q3未接，因此不需要考虑最高位Q3的变化，在时钟脉冲的作用下，Q2Q1Q0为“000”、“001”、“010”、

6、“011”、“100”、“101”、“110”、“111”共八种状态依次循环变化。图7-6中将计数器的输出Q2、Q1、Q0分别接到74151的选择端A2、A1、A0和ROM的地址线A2、A1、A0，所以当Q2、Q1、Q0在“000”“111”依次循环变化时，ROM的位线从上到下顺序输出图 7-6 例7-2 逻辑电路图7-7例7-2波形图2.ROM的分类(1)掩膜ROM(2)一次可编程ROM(PROM)(3)可擦除可编程ROM(4)电可擦除可编程ROM(5)快闪存储器(Flash(1)掩膜ROM掩膜ROM中存放的信息是由生产厂家根据需求采用掩膜工艺制作的。这种ROM出厂时其内部存储的信息已经“固

7、化”在芯片内，内容固定不能编程，所以也称固定ROM。在使用时只能读出，不能编程写入，因此通常只用来存放固定数据、固定程序和函数表等。图7-8所示为掩膜ROM的存储单元。图7-8掩膜ROM的存储单元(1)掩膜ROM(2)一次可编程ROM(PROM)图7-9PROM的存储单元(3)可擦除可编程ROM图7-10EPROM的存储单元a)叠栅MOS管的结构b)叠栅MOS管的图形符号c)叠栅MOS管型存储单元(4)电可擦除可编程ROM图7-11E2PROM的存储单元a)浮栅MOS管的结构b)浮栅MOS管的图形符号c)浮栅MOS管型存储单元(5)快闪存储器(Flash图7-12Flash ROM的存储单元a

8、)叠栅MOS管的结构b)叠栅MOS管的图形符号c)叠栅MOS管型存储单元7.1.3随机存取存储器(RAM)1. RAM的基本结构与工作原理2. RAM的分类1. RAM的基本结构与工作原理图7-13RAM的基本结构框图及逻辑图形符号a)结构框图b)逻辑图形符号2. RAM的分类(1) 静态随机存取存储器(2) 动态随机存取存储器(1) 静态随机存取存储器图7-14六管NMOS静态RAM存储单元(2) 动态随机存取存储器图7-15单管动态MOS存储单元7.1.4存储器容量的扩展1. 位扩展2. 字扩展1. 位扩展存储器(ROM和RAM)的位数可以是1位、4位、8位、16位、32位等。当存储器的字

9、数够用而位数不够用时，需要进行位扩展。位扩展可以将多个相同芯片的地址线并联起来实现。例如，将4片1位的存储器的地址线按照高低位并联起来，可构成一个4位的存储器。【例7-3】用1K1位的RAM位扩展为1K4位RAM。解：本题中存储器的字数够用，而位数不够用，所以需要位扩展。(1)确定芯片数：N=(1K4)/(1K1)=4片。(2)确定地址线的根数：D=log2(1K)= log2(1024)=10根。(3)用4片1K1位的RAM经过位扩展得到1K4位的存储器，如图7-16所示。图7-16例7-3的电路将4片RAM的所有地址线、R/W、CS分别对应并联在一起，而每1片的I/O端作为整个RAM的I/

10、O端的1位。这种扩展方式下所有的4片RAM将同时工作，在访问某个地址时会对4片RAM同时进行读/写操作，4片RAM的输出信号合起来就是1个字的内容。总的存储容量为每1片存储容量的4倍，位数扩大了4倍，但字数不变，仍为1024个。如果对ROM进行位扩展，只需将ROM的地址线、片选端分别对应并联在一起即可，因为ROM芯片上没有R/W端口。2. 字扩展当存储器(ROM和RAM)的位数够用而字数不够用时，需要进行字扩展。字数的扩展可以利用外加组合逻辑电路(如译码器)控制芯片的片选端来实现。解：本题中存储器的位数够用，而字数也不够用，所以需要字扩展。(1)确定芯片数：N=(1K8)/(2568)=4片。

11、(2)确定地址线的根数：D=log2(1024)=10根。因为4片2568 位的RAM中共有1024个字，有1024个地址码与之对应，所以需要有log2(1024)=10根地址线。但是每片2568 位的RAM只有8根地址线(A7A0)，其地址范围为0255。因此必须增加地址A9A8，使地址线增加到10根，从而得到210=1024个地址码。4片RAM的地址分配见表7-5。【例7-4】用2568位的RAM字扩展为1K8位RAM。表7-5RAM地址分配表器件编号 地址范围 (十六进制表示)RAM (1)00 0000 0000 00 1111 1111（000H0FFH）RAM (2)01 0000

12、 0000 01 1111 1111（100H1FFH）RAM (3)10 0000 0000 10 1111 1111（200H2FFH）RAM (4)11 0000 0000 11 1111 1111（300H3FFH）由表7-5可知。只要用A9A8控制4片RAM的片选端CS，当A9A8=00时，第(1)片RAM的CS有效；当A9A8=01时，第(2)片RAM的CS有效；当A9A8=10时，第(3)片RAM的CS有效；当A9A8=11时，第(4)片RAM的CS有效。（3）用4片2568位的RAM经过字扩展得到1K8位的存储器，如图7-17所示。图7-17例7-4的电路【例7-5】用1K4位

13、的RAM扩展为4K8位的存储器。解：本题中存储器的位数不够用，字数也不够用，所以需要位、字同时扩展。(1)确定芯片数：N=(4K8)/(1K4)=8片。(2)确定地址线的根数：D=log2(4096)=12根。(3)用8片1K4位的RAM经过位、字扩展得到4K8位的存储器，如图7-18所示。图7-18例7-5的电路表7-6RAM地址分配表器件编号 地址范围 (十六进制表示)RAM (1)、(5) 0000 0000 0000 0011 1111 1111（000H3FFH）RAM (2)、(6) 0100 0000 0000 0111 1111 1111（400H7FFH）RAM (3)、(7

14、) 1000 0000 0000 1011 1111 1111（800HBFFH）RAM (4)、(8) 1100 0000 0000 1111 1111 1111（C00HFFFH）7.2可编程逻辑器件(PLD)7.2.1可编程逻辑器件的分类7.2.2简单可编程逻辑器件7.2.3复杂的可编程逻辑器件(CPLD)7.2.4现场可编程门阵列(FPGA)7.2.5可编程逻辑器件的编程7.2.1可编程逻辑器件的分类1.按照PLD的集成度分类2.按照PLD的编程工艺分类1.按照PLD的集成度分类集成度是PLD的一项很重要的指标，将PLD按集成度分为简单可编程逻辑器件(Simple PLD，SPLD)和

15、高密度可编程逻辑器件(High Density PLD，HDPLD)两类。通常，当PLD中的等效门数超过500门，则认为它是高密度PLD。一般将PROM、PLA、PAL和GAL器件划归为SPLD类别，而将 CPLD和FPGA器件统称为HDPLD。2.按照PLD的编程工艺分类PLD的编程工艺与PROM的编程工艺基本相同，按照器件编程工艺分类有熔丝型、反熔丝型、EPROM型、E2PROM型、SRAM型、Flash型等。熔丝型和反熔丝型的PLD是一次可编程器件，而且掉电后编程信息不会丢失；EPROM型、E2PROM型、Flash型的PLD均可以实现多次编程，而且掉电后编程信息不会丢失；SRAM型的P

16、LD可以实现多次编程，但是掉电后编程信息会丢失，再次上电时需要进行重新配置。7.2.2简单可编程逻辑器件1. PLD的阵列图表示2. 简单PLD的结构1. PLD的阵列图表示图7-19PLD阵列图中门电路常用画法a)输入缓冲器及等效电路b)与门及等效电路c)或门及等效电路图7-20简单PLD的结构框图2. 简单PLD的结构2. 简单PLD的结构表7-7简单PLD器件可编程的位置器件名 与阵列 或阵列 输出电路PROM 固定 可编程 固定PLA 可编程 可编程 固定PAL 可编程 固定 固定GAL 可编程 固定 可组态(1)PROMPROM中包含一个固定连接的与阵列和一个可编程连接的或阵列，出厂

17、时，或阵列的所有的交叉点均有熔丝，其阵列图如图7-21所示。图中的PROM有三个输入端(I2、I1、I0)，八个乘积项(m7m0)、三个输出端(Q2、Q1、Q0)。PROM的结构与ROM的区别是，ROM的与阵列和或阵列都是固定的，不可编程，而PROM的与阵列固定，但或阵列可编程。PROM也可用来实现逻辑函数，其方法与用ROM实现逻辑函数类似。(1)PROM图7-21PROM阵列图(2)PLAPLA中包含一个可编程连接的与阵列和一个可编程连接的或阵列，出厂时，与阵列和或阵列的所有的交叉点均有熔丝，其阵列图如图7-23所示。图中的PLA有三个输入端(I2、I1、I0)，八个乘积项(m7m0)、三个

18、输出端(Q2、Q1、Q0)。 【例7-8】PLA和D触发器组成的同步时序电路如图7-26所示。根据PLA结构，写出电路的驱动方程、状态方程和输出方程。图7-26例7-8的电路【例7-9】用PLA和JK触发器实现模4可逆计数器。当X=0时，加计数；X=1时，减计数。解：第一步，画出状态图，如图7-27所示，状态表，见表7-9。表7-9例7-9状态表 第二步，列状态方程，激励方程和输出方程 Q*1=Q1 Q*2=X Q1 Q2 Z=XQ2Q1+XQ2Q1 根据状态方程得 J1=K1=1 J2=K2=XQ1+XQ1 第三步，画出PLA阵列图，如图7-28所示。图7-27例7-9状态图图7-28例7-

19、9阵列图图7-29PAL的阵列图(3)PAL1) 专用输出结构：这种结构的输出端只能输出信号，不能兼做输入，专用输出结构如图7-30所示。输入信号经过输入缓冲器与与阵列的输入行相连。 图中的输出部分采用或门， 输出用Y标记。有的器件还用互补输出的或门，则称为互补型输出。这种输出结构只适用于实现组合逻辑函数。目前常用的产品有PAL10H8(10输入，8输出，或门结构，高电平有效)、PAL10L8、PAL16C1(16输入，1输出，互补型或门结构)等。图7-30PAL专用输出结构图7-30PAL专用输出结构2) 可编程输入/输出结构： 可编程输入/输出结构具有三态缓冲器和输出反馈的特点，其结构如图

20、7-31所示。图7-31PAL可编程输入/输出结构3) 寄存器输出结构：寄存器输出结构的输出端有一个D触发器，其结构如图7-32所示。图7-32PAL寄存器输出结构4) 异或输出结构：异或型输出结构与寄存器输出结构，其结构如图7-33所示。图7-33PAL异或输出结构5) 运算反馈结构：运算反馈结构是在异或输出结构的基础上，增加一组反馈逻辑电路，其结构如图7-34所示。图7-34PAL运算反馈结构(4)GALGAL分两大类：一类为普通型GAL，其与或阵列结构与PAL相似，如GAL16V8、ispGAL16Z8、GAL20V8都属于这一类；另一类为新型GAL，其与或阵列均可编程，与PLA结构相似

21、，主要有GAL39V8。1) GAL的基本结构：常见的GAL器件GAL16V8电路结构及引脚排列如图7-35所示。图7-35典型的GAL器件GAL16V8a) GAL16V8电路结构b)引脚排列2) 输出逻辑宏单元OLMC：输出逻辑宏单元OLMC由或门、异或门、D触发器、多路选择器(MUX)、时钟控制、使能控制和编程元件等组成，其电路结构如图7-36所示。图7-36GAL的输出逻辑宏单元OLMC的电路结构3) OLMC结构控制字：GAL的结构控制字共82位，每位取值为1或0，如图7-37所示。图7-37GAL的结构控制字表7-10OLMC工作模式的配置选择7.2.3复杂的可编程逻辑器件(CPLD)1. LAB2. 宏单元3. 扩展乘积项4.PIA5. I/O控制块7.2.3复杂的可编程逻辑器件(CPLD)图7-38MAX7000系列的CPLD总体结构1. LAB一个LAB由16个宏单元的阵列构成，多个LAB组成的阵列及其之间的连线就构成了MAX7000，如图7-38所示。多个