x第5章存储器系统课件

1、1第第5 5章章 存储器存储器系统系统2主要内容：主要内容：n存储器系统的概念存储器系统的概念n半导体存储器的分类及其特点半导体存储器的分类及其特点n半导体存储芯片的外部特性及其与系统的连接半导体存储芯片的外部特性及其与系统的连接n存储器扩展技术存储器扩展技术n高速缓存高速缓存35.1 概概 述述n存储器是计算机系统的记忆设备，用于存存储器是计算机系统的记忆设备，用于存放计算机要执行的指令、处理的数据、运放计算机要执行的指令、处理的数据、运算结果以及各种需要保存的信息。算结果以及各种需要保存的信息。主要内容：主要内容：n存储器系统及其主要技术指标存储器系统及其主要技术指标n半导体存储器的分类及

2、特点半导体存储器的分类及特点n两类半导体存储器的主要区别两类半导体存储器的主要区别4一、存储器系统一、存储器系统51. 存储器系统的一般概念存储器系统的一般概念n将两个或两个以上速度、容量和价格各不相同将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法的存储器用硬件、软件或软硬件相结合的方法 连接起来连接起来n系统的存储速度接近最快的存储器，容量接近系统的存储速度接近最快的存储器，容量接近 最大的存储器。最大的存储器。构成存储系统。构成存储系统。62. 两种存储系统两种存储系统n在一般计算机中主要有两种存储系统：在一般计算机中主要有两种存储系统：Cache存储系

3、统存储系统主存储器主存储器高速缓冲存储器高速缓冲存储器虚拟存储系统虚拟存储系统主存储器主存储器磁盘存储器磁盘存储器7Cache存储系统存储系统n对程序员是透明的对程序员是透明的n目标：目标：n提高存储速度提高存储速度Cache主存储器主存储器8虚拟存储系统虚拟存储系统n对应用程序员是透明的。对应用程序员是透明的。n目标：目标：n扩大存储容量扩大存储容量主存储器主存储器磁盘存储器磁盘存储器93. 主要性能指标主要性能指标n存储容量存储容量（S S）（字节、千字节、兆字节等）（字节、千字节、兆字节等）n存取时间存取时间（T T）（与系统命中率有关）（与系统命中率有关）n命中率（命中率（H H）nT

4、=HT=H* *T T1 1+ +（1-H1-H）* *T T2 2n单位容量价格（单位容量价格（C C）n访问效率（访问效率（e e）104. 微机中的存储器微机中的存储器 通用寄存器组及通用寄存器组及 指令、数据缓冲栈指令、数据缓冲栈高速缓存高速缓存主存储器主存储器联机外存储器联机外存储器脱机外存储器脱机外存储器片内存储部件片内存储部件内存储部件内存储部件外存储部件外存储部件11存储器的分类与组成存储器的分类与组成12存储器的分类与组成存储器的分类与组成 13二、半导体存储器二、半导体存储器141. 半导体存储器半导体存储器n半导体存储器由能够表示二进制数半导体存储器由能够表示二进制数“0

5、”和和“1”的、具有记忆功能的半导体器件组成。的、具有记忆功能的半导体器件组成。n能存放一位二进制数的半导体器件称为一个存能存放一位二进制数的半导体器件称为一个存 储元。储元。n若干存储元构成一个存储单元。若干存储元构成一个存储单元。15半导体存储器组成半导体存储器组成16 存储体存储体n每个存储单元具有一个唯一的地址，可每个存储单元具有一个唯一的地址，可存储存储1位（位片结构）或多位（字片结构）位（位片结构）或多位（字片结构）二进制数据二进制数据n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元数存储单元的位数存储单元的位数

6、 M：芯片的地址线根数：芯片的地址线根数 N：芯片的数据线根数：芯片的数据线根数 17 地址译码电路地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码n单译码结构单译码结构n双译码结构双译码结构n双译码可简化芯片设计双译码可简化芯片设计n主要采用的译码结构主要采用的译码结构18 片选和读写控制逻辑片选和读写控制逻辑n片选端片选端CS*或或CE*n有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作n输出输出OE*n控制读操作。有效时，芯片内数据输出控制读操作

7、。有效时，芯片内数据输出n该控制端对应系统的读控制线该控制端对应系统的读控制线n写写WE*n控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中n该控制端对应系统的写控制线该控制端对应系统的写控制线192. 内存储器的分类内存储器的分类n内存储器内存储器随机存取存储器（随机存取存储器（RAM）只读存储器（只读存储器（ROM）20半导体存储器分类半导体存储器分类213. 主要技术指标主要技术指标n存储容量存储容量n存储单元个数存储单元个数每单元的二进制数位数每单元的二进制数位数n存取时间存取时间n实现一次读实现一次读/ /写所需要的时间写所需要的时间n存取周期存取周期n连续启动两

8、次独立的存储器操作所需间隔的最小连续启动两次独立的存储器操作所需间隔的最小时间时间n可靠性可靠性n功耗功耗225.2 5.2 随机存取存储器随机存取存储器掌握：掌握：nSRAM与与DRAM的主要特点的主要特点n几种常用存储器芯片及其与系统的连接几种常用存储器芯片及其与系统的连接n存储器扩展技术存储器扩展技术23一、静态存储器一、静态存储器SRAM24251. SRAM的特点的特点n存储元由双稳电路构成，存储信息稳定。存储元由双稳电路构成，存储信息稳定。p199262. 典型典型SRAM芯片芯片掌握：掌握： n主要引脚功能主要引脚功能n工作时序工作时序n与系统的连接使用与系统的连接使用27典型典

9、型SRAM芯片芯片SRAM6264：n容量：容量：8K X 8bn外部引线图外部引线图外部引脚外部引脚286264芯片的主要引线芯片的主要引线n地址线：地址线：A0-A12；n数据线：数据线：D0-D7；n输出允许信号：输出允许信号：OE；n写允许信号：写允许信号：WE；n选片信号：选片信号：CS1，CS2。29n(1)A0Al2，13 根地址信号线。一个存储芯片上地址线的多少决定了该芯片有多少个存储单元。13 根地址信号线上的地址信号编码最大为213，即8192(8K)个。也就是说，芯片的13 根地址线上的信号经过芯片的内部译码，可以决定选中6264 芯片上8K 个存储单元中的哪一个。在与系

10、统连接时，这13 根地址线通常接到系统地址总线的低13 位上，以便CPU 能够寻址芯片上的各个单元。n(2)D0D7，8 根双向数据线。对SRAM 芯片来讲，数据线的根数决定了芯片上每个存储单元的二进制位数，8 根数据线说明6264 芯片的每个存储单元中可存储8 位二进制数，即每个存储单元有8 位。使用时，这8 根数据线与系统的数据总线相连。当CPU 存取芯片上的某个存储单元时，读出和写入的数据都通过这8 根数据线传送。30n(3) CS 1和 CS 2 ，片选信号线。当CS 1为低电平、 CS 2为高电平(CS 1 0， CS 2 1)时，该芯片被选中，CPU 才可以对它进行读/写。不同类型

11、的芯片，其片选信号的数量不一定相同，但要选中该芯片，必须所有的片选信号同时有效才行。事实上，一个微机系统的内存空间是由若干块存储器芯片组成的，某块芯片映射到内存空间的哪一个位置(即处于哪一个地址范围)上，是由高位地址信号决定的。系统的高位地址信号和控制信号通过译码产生选片信号，将芯片映射到所需要的地址范围上。6264 有13 根地址线(A0A12)，8086/8088 CPU则有20 根地址线，所以这里的高位地址信号就是A13A19。31(4) OE ，输出允许信号。只有当OE 为低电平时，CPU 才能够从芯片中读出数据。(5) WE ，写允许信号。当WE 为低电平时，允许数据写入芯片；而当W

12、E 1，OE 0 时，允许数据从该芯片读出。(6) 其他引线：VCC 为5V 电源，GND 是接地端，NC 表示空端。6264 真值表326264的工作过程的工作过程n写操作写操作n读操作读操作 工作时序工作时序334. 6264芯片与系统的连接芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7SRAM 62648088总线总线+5V345. 存储器编址存储器编址001100001111000001011010片选地址片选地址片内地址片内地址高位地址高位地址低位地址低位地址内存地址内存地址35存储器编址存储器编址00

13、1100001111000001011010CS00译译码码器器1CS366264芯片的编址芯片的编址片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址376. 译码电路译码电路n译码是将输入的一组二进制编码变换为一个译码是将输入的一组二进制编码变换为一个特定的输出信号。特定的输出信号。n在存储器技术中，译码是将输入的一组高位在存储器技术中，译码是将输入的一组高位地址信号通过变换，产生一个有效的输出信地址信号通过变换，产生一个有

14、效的输出信号，用于选中某一个存储器芯片，从而确定号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。了该存储器芯片在内存中的地址范围。38译码方式译码方式n全地址译码全地址译码n用全部的高位地址信号作为译码信号，使得存储器用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。芯片的每一个单元都占据一个唯一的内存地址。n部分地址译码部分地址译码39全地址译码例全地址译码例A19A18A17A16A15A14A13& 1CS11SRAM 6264CS2+5V01111000406264芯片全地址译码例芯片全地址译码例片首地址片首地址A19A12A

15、0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址该该6264芯片的地址范围芯片的地址范围 = F0000HF1FFFH41全地址译码例全地址译码例n若已知某若已知某SRAM 6264芯片在内存中的地址为：芯片在内存中的地址为： 3E000H3FFFFHn试画出将该芯片连接到系统的译码电路。试画出将该芯片连接到系统的译码电路。42全地址译码例全地址译码例n设计步骤：设计步骤：n写出地址范围的二进制表示；写出地址范围的二进制表示；n确定各高位地址状态；确定各高位

16、地址状态；n设计译码器。设计译码器。片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址43全地址译码例全地址译码例A19A18A17A16A15A14A13& 1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V0011111044部分地址译码部分地址译码n用部分高位地址信号（而不是全部）作为译码用部分高位地址信号（而不是全部）作为译码 信号，使得被选中得存储器芯片占有几组不同信号，使得被选中得存储器芯片占有几

17、组不同 的地址范围。的地址范围。45部分地址译码例部分地址译码例两组地址：两组地址： F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：高位地址： 1110001011000， 1111000被选中芯片的每个单元都占有两个地址被选中芯片的每个单元都占有两个地址46应用举例应用举例n将将SRAM 6264芯片与系统连接，使其地芯片与系统连接，使其地址范围为：址范围为：38000H39FFFH。n使用使用74LS138译码器构成译码电路。译码器构成译码电路。47存储器芯片与系统连接例存储器芯片与系统连接例n由题知地址范

18、围：由题知地址范围： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1高位地址高位地址A19A12A048应用举例应用举例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY049n典型的静态RAM 芯片还有2114(1KB4 位)、6116(2KB8 位)、62256(32KB8 位)、628128(128KB8 位)等。50二、动态随机存储器二、动态随机存储器DRAM51写入时，写入时，使字选线上为高电平，使字选线上为高电平，T1管导通，待写入的信息由位线管导通，待写入的信息

19、由位线D（数据线）（数据线）存入存入Cs。读出时，读出时，同样使字选线上为高电平，同样使字选线上为高电平，T1管导通，则存储在管导通，则存储在Cs上的信息通过上的信息通过T1管管送到送到D线上，再通过放大，即可得到存储信息。线上，再通过放大，即可得到存储信息。521. DRAM的特点的特点n存储元主要由电容构成；存储元主要由电容构成；n由于电容存在的漏电现象而使其存储的信息由于电容存在的漏电现象而使其存储的信息不稳定，故不稳定，故DRAM芯片需要定时刷新。芯片需要定时刷新。532. 典型典型DRAM芯片芯片2164An2164A：64K1bitn采用行地址和列地址来确定一个单元；采用行地址和列

20、地址来确定一个单元；n行列地址分时传送，行列地址分时传送， 共用一组地址信号线；共用一组地址信号线；n地址信号线的数量仅地址信号线的数量仅 为同等容量为同等容量SRAM芯芯 片的一半。片的一半。54地址译码电路地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码55主要引线主要引线n 行地址选通信号。用于锁存行地址；行地址选通信号。用于锁存行地址；n 列地址选通信号。列地址选通信号。n地址总线上先送上行地址，后送上列地址，它们地址总线上先送上行地址，后送上列地址，它们 分

21、别在分别在#RAS和和#CAS有效期间被锁存在锁存器中。有效期间被锁存在锁存器中。nDIN： 数据输入数据输入nDOUT：数据输出数据输出WE=0WE=1n WE：写允许信号写允许信号RAS：CAS：数据写入数据写入数据读出数据读出56工作过程工作过程n数据读出数据读出n数据写入数据写入n刷新刷新n将存放于每位中的信息读出再照原样写入将存放于每位中的信息读出再照原样写入原单元的过程原单元的过程-刷新刷新工作时序工作时序57DRAM 2164A的读周期的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS存储

22、地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开始传送行有效，开始传送行地址地址n随后，列地址选通信号随后，列地址选通信号CAS*有效，传送有效，传送列地址，列地址，RAS*相当于片选信号相当于片选信号n读写信号读写信号WE*读有效读有效n数据从数据从DOUT引脚输出引脚输出58DRAM 2164A的写周期的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开始传送行有效

23、，开始传送行地址地址n随后，列地址选通信号随后，列地址选通信号CAS*有效，传送有效，传送列地址列地址n读写信号读写信号WE*写有效写有效n数据从数据从DIN引脚进入存储单元引脚进入存储单元59DRAM 2164A的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新n行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址n列地址选通列地址选通CAS*无效，没有列地址无效，没有列地址n芯片内部实现一行存储单元的刷新芯片内部实现一行存储单元的刷新n没有数据输入输出没有数据输入输出n存储系统中所有芯

24、片同时进行刷新存储系统中所有芯片同时进行刷新nDRAM必须每隔固定时间就刷新必须每隔固定时间就刷新603. 2164A在系统中的连接在系统中的连接与系统连接图与系统连接图LS158A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.61静态存储器和动态存储器芯片62三、存储器扩展技术三、存储器扩展技术631. 存储器扩展存储器扩展n 用多片存储芯片构成一个需要的内存空间；用多片存储芯片构成一个需要的内存空间；n 各存储器芯片在整个内存中占据不同的地址范各存储器芯片在整个内存中占据不同的地址范 围；围；n 任一时刻仅有一片（或一组）被选中。任一时刻仅有一片（

25、或一组）被选中。n 存储器芯片的存储容量等于：存储器芯片的存储容量等于： 单元数单元数每单元的位数每单元的位数字节数字节数字长字长扩展扩展单元单元扩展扩展字长字长642. 存储器扩展方法存储器扩展方法n位扩展位扩展n字扩展字扩展n字位扩展字位扩展扩展字长扩展字长扩展单元数扩展单元数既扩展字长也扩展单元数既扩展字长也扩展单元数65位扩展位扩展n构成内存的存储器芯片的字长小于内存单元构成内存的存储器芯片的字长小于内存单元 的字长时的字长时需进行位扩展。需进行位扩展。n位扩展：每单元字长的扩展。位扩展：每单元字长的扩展。66位扩展例位扩展例n用用8片片2164A芯片构成芯片构成64KB存储器。存储器

26、。LS158A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.67位扩展方法：位扩展方法：n将每片的地址线、控制线并联，数据线分将每片的地址线、控制线并联，数据线分 别引出。别引出。n位扩展特点：位扩展特点：n存储器的单元数不变，位数增加。存储器的单元数不变，位数增加。682Kx1和和1Kx4的位扩展的位扩展69字扩展字扩展n地址空间的扩展地址空间的扩展n芯片每个单元中的字长满足，但单元数不满足。芯片每个单元中的字长满足，但单元数不满足。n扩展原则：扩展原则：n每个芯片的地址线、数据线、控制线并联。每个芯片的地址线、数据线、控制线并联。n片选端分别引出，

27、以使每个芯片有不同的地址范围。片选端分别引出，以使每个芯片有不同的地址范围。70A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS译译码码器器Y0Y1高高位位地地址址R/W字扩展示意图字扩展示意图71字扩展例字扩展例n用两片用两片64K8位的位的SRAM芯片构成容量为芯片构成容量为128KB的存储器的存储器n两芯片的地址范围分别为：两芯片的地址范围分别为：n20000H2FFFFHn30000H3FFFFH 72字扩展例字扩展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯

28、片芯片1： 0 0 1 0n 芯片芯片2： 0 0 1 1A19A18A17A16芯片芯片1芯片芯片273字位扩展字位扩展n设计过程：设计过程：n根据内存容量及芯片容量确定所需存储芯片数；根据内存容量及芯片容量确定所需存储芯片数；n进行位扩展以满足字长要求；进行位扩展以满足字长要求；n进行字扩展以满足容量要求。进行字扩展以满足容量要求。n若已有存储芯片的容量为若已有存储芯片的容量为L LK K，要构成容量为要构成容量为M M N N的存的存储器，需要的芯片数为：储器，需要的芯片数为： （M / L） （N / K）74字位扩展例字位扩展例n用用2164构成容量为构成容量为128K的内存。的内存

29、。755.35.3 只读存储器只读存储器（ROMROM）掩模掩模ROM一次性可写一次性可写ROM可读写可读写ROM分分 类类EPROMEEPROM（紫外线擦除）紫外线擦除）（电擦除）电擦除）76一、一、EPROM771. 特点特点n可多次编程写入；可多次编程写入；n掉电后内容不丢失；掉电后内容不丢失；n内容的擦除需用紫外线擦除器。内容的擦除需用紫外线擦除器。782. EPROM 2764n8K8bit芯片芯片n地址信号：地址信号：A0 A12n数据信号：数据信号：D0 D7n输出信号：输出信号：OEn片选信号：片选信号：CEn编程脉冲输入：编程脉冲输入：PGMn其引脚与其引脚与SRAM 626

30、4完全兼容完全兼容.792764的工作方式的工作方式n读出：其工作过程与RAM 芯片非常类似。即先把要读出的存储单元地址送到A0Al2 地址线上，然后使CE =0，就可在芯片的D0D7 上读出需要的数据；在读方式下，编程脉冲输入端PGM 及编程电压VPP 端都接在5V 电源VCC 上。n写入：VCC 接5V，VPP 加上芯片要求的高电压；在地址线A0Al2 上给出要编程存储单元的地址，然后使CE =0、CE =1；并在数据线上给出要写入的数据。上述信号稳定后，在PGM 端加上505ms 的负脉冲，就可将一个字节的数据写入相应的地址单元中。n擦除：要对一个使用过的EPROM 进行编程，则首先应将

31、其放到专门的擦除器上进行擦除操作。擦除器利用紫外线光照射EPROM的窗口，一般经过1520min 即可擦除干净。擦除完毕后可读一下EPROM的每个单元，若其内容均为FFH，就认为擦除干净了。802764的工作方式的工作方式数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编程方式快速编程方式编程写入：编程写入：每出现一个编程负脉冲就写入一个字节数据每出现一个编程负脉冲就写入一个字节数据81二、二、EEPROM821. 特点特点n可在线编程写入；可在线编程写入；n掉电后内容不丢失；掉电后内容不丢失；n电可擦除。电可擦除。832. 典型典型EEPROM芯片芯片98C64An8K8

32、bit芯片；芯片；n13根地址线（根地址线（A0 A12）；n8位数据线（位数据线（D0 D7）；）；n输出允许信号（输出允许信号（OE）；）；n写允许信号（写允许信号（WE）；）；n选片信号（选片信号（CE）；）；n状态输出端（状态输出端（READY / BUSY）。84NMC98C64A工作方式工作方式n数据读出：n当CE 0，OE 0，WE l 时，只要满足芯片所要求的读出时序关系，则可从选中的存储单元中将数据读出。n数据写入：n当CE 0，OE l 时，只要在WE 端加上100ns 的负脉冲，便可以将数据写入指定的地址单元。n擦除：n在D0D7 上加上FFH，使CE 0，WE 0，并在

33、OE 引脚上加上15V 电压，使这种状态保持10ms。就可将芯片所有单元擦除干净853. 工作方式工作方式n数据读出数据读出n编程写入编程写入n擦除擦除字节写入：每一次字节写入：每一次BUSY正脉冲写正脉冲写 入一个字节入一个字节自动页写入：每一次自动页写入：每一次BUSY正脉冲写正脉冲写 入一页（入一页（1 32字节）字节）字节擦除：一次擦除一个字节字节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片864. EEPROM的应用的应用n可通过编写程序实现对芯片的读写；可通过编写程序实现对芯片的读写；n每写入一个字节都需判断每写入一个字节都需判断READY / BUSY 端的状态

34、，仅当该端为高电平时才可写端的状态，仅当该端为高电平时才可写 入下一个字节。入下一个字节。P219例例87四、闪速四、闪速EEPROM特点：特点：n通过向内部控制寄存器写入命令的方法通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。来控制芯片的工作方式。88工作方式工作方式数据读出数据读出编程写入：编程写入：擦擦 除除读单元内容读单元内容读内部状态寄存器内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写软件保护数据写入，写软件保护字节擦除，块擦除，片擦除字节擦除，块擦除，片擦除擦除挂起擦除挂起895.45.4 高速缓存（高速缓存（Cache)Cache)了解

35、：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分级体系结构的分级体系结构90Cache的基本概念的基本概念n设置设置Cache的理由：的理由：nCPU与主存之间在执行速度上存在较大差异；与主存之间在执行速度上存在较大差异；n高速存储器芯片的价格较高；高速存储器芯片的价格较高；n设置设置Cache的条件：的条件：n程序的局部性原理程序的局部性原理n时间局部性：时间局部性：n最近的访问项可能在不久的将来再次被访问最近的访问项可能在不久的将来再次被访问n空间局部性空间局部性：n一个进程所访问的各项，其地址彼此很接近一个进程所访问的各项，其地址彼此很接近91Cache的工作原理的工作原理CPUCache主主 存存DBDBDB命中命中存在存在不命中不命中92Cache的命中率的命中率n访问内存时，访问内存时，CPU首先访问首先访问Cache，找到则，找到则 “命中命中”，否则为，否则为“不命中不命中”。n命中率影响系统的平均存取速度。命中率影响系统的平均存取速度。Cache存储器系统的平均存取速度存储器系统的平均存取速度= Cache存取速度存取速度命中率命中率+RA