多路智能竞赛抢答器设计

1、数字电子技术基础课程设计多路智能竞赛抢答器设计 姓名：王康学号：311109020422专业班级：通信1104二一四年一月九号 课程设计任务书题 目: 多路智能竞赛抢答器设计 初始条件： 优先编码器 74LS148 RS锁存器 74LS279 显示译码器 74LS47 定时芯片 555 计数器 74LS192 74LS90 与门 74LS08或门 74LS32与非门 74LS00 七段数码管 、蜂鸣器、电容电阻若干 要求完成的主要任务:1. 基本功能 设计一个智力竞赛抢答器，可以同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选

2、手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。抢答器具有数据锁存和显示功能。抢答开始，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外要封存输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到系统清零为止。2. 扩展功能 抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定，档节目主持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示，同时扬声器发出短暂声响，声响持续0.5S左右。参赛选手在设定的时间内抢答，抢答有效

3、，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。如果定时抢答时间已到，去没有选手抢答，则本次抢答无效，系统短暂报警，并封存输入电路，禁止选手超时后抢答，时间显示器上显示00。目 录1. 多路智能竞赛抢答器原理与设计11.1抢答器原理11.2总体方案设计11.3电路原理设计21.3.1 八路抢答电路设计21.3.2定时电路设计52. Multisim仿真与制作122.1抢答仿真122.2定时抢答仿真142.3仿真结果分析162.4总电路图173. 结与体会184.元件清单19参考文献201. 多路智能竞赛抢答器原理与设计1.1抢答器原理抢答器基本原理框图如

4、下图1-1所示：抢答按钮锁存电路译码显示清零按钮复位控制电路图 1-1抢答者按下抢答按钮后，启动锁存电路，锁存最先抢答者抢答成功的状态，并阻止其他选手的抢答。译码显示电路将抢答的结果译码显示出来。清零按钮按下后，电路复位回初始状态后，可以进行下一轮的抢答。1.2总体方案设计第一种方案： 第一种方案流程图如下图1-2所示：抢答按钮锁存器编码器译码显示控制电路声响电路定时电路译码显示图 1-2主持人控制开关抢答按钮连接控制电路，抢答开始，有选手按下抢答按钮后，控制电路是锁存器锁存各个抢答路的电平高低，从而锁存了第一位抢答者的抢答信号，同时切断其他抢答者的抢答信号，阻止其他选手的抢答。编码器将抢答结

5、果译成二进制数送给下一级译码显示电路，译码显示电路显示抢答成功者的号码。声响电路可以发出提醒声响，定时电路有定时抢答功能，并能显示倒计时的时间。该方案满足设计的功能要求，但是用锁存器锁存抢答结果这一思路有缺陷，就是可能有两个选手抢答时间间隔很小，两路的抢答信号同时锁存了起来，导致编码器编码出错，下一级译码显示电路不能显示抢答结果。第二种方案：第一种方案流程图如下图1-3所示： 图1-3第二种方案的原理和第一种方案基本一样，只是在第一种方案上做了改进，在锁存器和抢答按钮之间增加了优先编码器，避免了多路的抢答信号同时被锁存，编码器编码出错，下一级译码显示电路不能显示抢答结果的情况。综合两种方案，故

6、选择第二种方案。1.3电路原理设计1.3.1 八路抢答电路设计该部分用到的芯片有74LS47、74LS279、74LS148，其引脚图和逻辑图如下：74LS47的电路符号和引脚图如下图1-4：图1-4 74LS47的逻辑图如下图1-5： 图1-574LS279的引脚图和逻辑图如下图1-6：图 1-674LS148的引脚图如下图1-7： 图 1-774LS148的逻辑图如下图1-8：图 1-8电路原理图如下图1-9： 电路抢答部分选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显

7、示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于“断开”时，RS触发器的 R端均置0，4个触发器输出置0，使74LS148的优先编码工作标志端引脚5电平为0，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，2Q2=1，BI/RBO =1，七段显示电路74LS48处于工作状态，DCBA=0101，经译码显示为“5”。此外，2Q21，使74LS148 优先编码引脚5工作标志端EI，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为2Q2

8、1，使优先编码工作标志端引脚5电平为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。 图1-91.3.2定时电路设计该部分用到的芯片除74LS47外、还用到74LS192、74LS90、LM555。74LS192引脚图如下图1-10：图1-1074LS192的逻辑图如下图1-11：图 1-1174LS90的引脚图和逻辑图如下图1-12：图 1-12定时芯片LM555引脚图如下图1-13： 图 1-13另外用到的或门芯片74LS32，或门芯片74LS08，或非门芯片74LS00引脚图如下：

9、 图1-15 74LS08引脚图图1-14 74LS32引脚图图1-16 74LS00引脚秒脉冲的产生电路如图1-17所示，由LM555构成的多谐振荡器构成。脉冲频率计算：如右边电路图，R15=10k，R16=68k，C1=10uF，图 1-17f=1/0.7（10k+268k）1010-61S。周期1S的时钟脉冲经右图的U12A（74LS00）和U12D(74LS00)送到74LS192的4引脚（DOWN），使74LS192减计数，达到倒计时的效果。U12A（74LS00）或非门的另一个输入端接秒十位74LS192的13引脚（BO）。如果定时抢答时间已到而没有选手抢答，13引脚（BO）输出低

10、电平，LM555的时钟脉冲不能通过U12A（74LS00），74LS192由于没有时钟脉冲输入，停止减计数，时间显示静止不动。如果中途有选手抢答，U2B（74LS279）的13引脚（2Q2）输出高电平，经U12C(74LS00)反向成低电平0输入U12D(74LS00)的其中一端，使时钟脉冲不能通过U12D(74LS00)，74LS192由于没有时钟脉冲输入，停止减计数，时间显示静止不动。本设计增加了可设定定时长短的电路，由两片74LS90构成的加计数器，电路如下图1-18。. 图 1-18J10为清零按钮，按下后74LS90的R01、R02、R91、R92置低电平，两个74LS90清零。J1

11、为加时间按钮，按下后给U14(74LS90)的14引脚（INA）下降沿，计数加一。此时支持人的S1处于停止状态，U19和U10的11引脚（LOAD）为低电平，QAQD分别等于U13和U14的QAQD，数码管显示的是正在设定的时间是多少。S1拨到开始状态后，LOAD置高电平，U9和U10从开始前显示的时间开始倒计时。S1再次拨到停止位时，时间复位到原来设定的时间数。 定时电路总的电路图如下图1-19所示： 图 1-19该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。两块74LS192实现减法计数，通过译码

12、电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数由两个74LS90构成的计数器实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。声响电路如下图1-20所示，主要由单稳态触发器SN74121和蜂鸣器组成。蜂鸣器接上电源就能发出声音，相比于使用扬

13、声器而言，省去了音频振荡电路，使电路更加简单可靠。其中R18=100K、C15=10uF，单稳态触发器触发后的暂态持续时间大约是0.5S，也就是蜂鸣器持续发出声响时间是0.5S。 SN74121引脚图和逻辑图如下图1-21： 图 1-21SN74121的5引脚（B）接S1的一端，当S1拨向开始后，5引脚（B）电平变高电平，有一个上升沿，触发器触发，蜂鸣器发出声响。U18A(74LS08)输出端接SN74121的3引脚（A1），输入端接U3(74LS148)的14引脚（GS），抢答开始后，SN74121的5引脚（B），4引脚（A2）为高电平，当有选手按下按钮后，U3(74LS148)的14引脚（

14、GS）输出一个负脉冲，触发器触发，蜂鸣器发出声响。与门U18A(74LS08)起到时延的作用，保证电路的时序的正确性，使电路能正常工作。SN74121的4引脚（A2）接秒十位的74LS192的13引脚（BO），没有选手抢答时，当定时抢答时间到时， SN74121的5引脚（B），3引脚（A1）为高电平，秒十位的74LS192的13引脚（BO）输出低电平，使SN74121的4引脚（A2）有一个下降沿，触发器触发，蜂鸣器发出声响。电路图中的DCD_BARGRAPH作用是仿真时能看到蜂鸣器两端电压的高低，用于辨别蜂鸣器是否发出声音。抢答器用的是七段共阳的数码管，其原理图和引脚图如下图1-22： 图 1

15、-222 Multisim仿真与制作2.1抢答仿真1.主持人开关S1置于停止位时，按下其中一个抢答按钮。效果截图如下图2-1： 图2-1可以看到支持人把S1停止位，选手抢答无效，数码管保持灭灯。2.主持人开关S1置于开始位后，先按下其中一个抢答按钮J2，随后按下另外任一抢答按钮。效果截图如下图2-2： 图 2-2数码管显示“2”，按下另一抢答按钮后，数码管示数不变，具有禁止其他选手抢答的功能。DCD_BARGRAPH亮，说明抢答成功后有声响提示，提示时间约0.5S。3.主持人开关S1置于开始位后，先按下其中一个抢答按钮J5，随后按下另外任一抢答按钮。效果截图如下图2-3： 图 2-3数码管显示

16、“5”，按下另一抢答按钮后，数码管示数不变，具有禁止其他选手抢答的功能。DCD_BARGRAPH亮，说明抢答成功后有声响提示，提示时间约0.5S。4.主持人开关S1置于开始位后，先按下其中一个抢答按钮J7，随后按下另外任一抢答按钮。效果截图如下图2-4： 图 2-4数码管显示“7”，按下另一抢答按钮后，数码管示数不变，具有禁止其他选手抢答的功能。DCD_BARGRAPH亮，说明抢答成功后有声响提示，提示时间约0.5S。2.2定时抢答仿真1.主持人开关S1置于停止位后可以设置定时时间的长短，按下其中J11，设定时间加1，按J11十次后，效果截图如下图2-5。主持人开关S1置于开始位，定时器开始倒

17、计时，倒计时到4秒，仿真如下图2-6。图 2-6 倒计时到4秒图 2-5 设定定时10秒图 2-5从仿真效果可以看出定时电路有倒计时的功能并且可设定定时时间长短。选手编号定时显示2.没有选手抢答，定时抢答时间已到后，仿真效果如图2-7。倒计时显示选手编号图 2-7声响 倒计时停止在“00”不动，DCD_BARGRAPH亮，说明倒计时到后有声响提示。选手编号显示数码管灭灯。如果定时抢答时间已到，去没有选手抢答再按下其中任一个抢答按钮，超时抢答，仿真效果如下图2-8。图 2-8选手编号数码管仍是灭灯状态，封存了输入电路，禁止选手超时后抢答。3.倒计时到6秒时，3号选手抢答，仿真效果如下：图2-9

18、显示选手编号为“3”图2-10 倒计时停止在“06”图2-11 声响电路发出音响提示2.3仿真结果分析综合上述仿真的结果，电路具有的功能：同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮；设有一个控制开关S1，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始；抢答器具有数据锁存和显示功能。抢答开始，若有选手按动抢答按钮，编号立即锁存，在数码管上显示选手的编号，同时有音响提示。封存输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到系统清零为止。抢答器具有定时抢答的功能，抢答的时间可以设定，S1置于开始位后，定时器立即倒计时，并在显示器

19、上显示，同时发出短暂声响，声响持续0.5S左右。参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。如果定时抢答时间已到，去没有选手抢答，则本次抢答无效，系统短暂报警，并封存输入电路，禁止选手超时后抢答，时间显示器上显示00。 整个设计既完成了基本功能部分，又完成了扩展功能部分。2.4总电路图3 小结与体会抢答器丰富了我们的生活，社会中本来就充满着竞争。只是没有很明显的表现出来，八路抢答器原理也只是几个芯片的合成体，需要我们查所用到的芯片手册，查芯片的引脚图，逻辑图等资料。系统看起来也没什么复杂性，当了解所有芯片的作用和功

20、能的时候发现自己所学的知识并不是很好，理解掌握的不够。当实际设计的时候发现自己有很多不足之处，例如芯片工作的时序没有搞好，导致系统工作不正常，后来加入了非门或者与门等门电路进行延时，系统才终于正常工作。所以设计出一个能正常工作的数字电路需要大量细致的工作，考虑不同的方案，经过几种方案的对比，最终选出最佳方案。在这次课程设计中，我遇到了一些问题，也学会了很多关于数字电路的东西，并对所用器件有了更深入的认识。 首先，为了使线路简单在安装之前要对芯片的位置布置作一下分析，才开始连接。并按照电路进行合理的布置器件，另外，在调试过程中，要学会使用仪器去检测电路，刚开始我很快就将线认真的连好，但没有出现结

21、果，我再用表去测电路,并找出了问题所在。 其次，使我感悟最深的是数字电路设计需要的不仅是深厚的知识功底和严谨认真的科学态度，更要有坚忍不拔的毅力和勇于探索的勇气。只有对所有的器件有很好的了解之后才能去选择正确的器件设计电路。好的电路设计不仅要求正确，而且要最简单，尽量在功能齐全的前提下减少所用器件的数量。另外，最好是接好一个模块后通电检测，有问题就检查修改电路，直到这一模块正常再对下一个模块接线。布线完成后，基本上可能不会一次性成功，接下来就该调试电路，这是一个很重要的环节。结果错误的可能原因有很多，可能是设计本身或是接线问题或接触问题，也可能是所用器件问题，我碰到的问题首先是电路图的问题，有

22、一根线连错，更正后,出现了正常效果。 最后，我认识到态度要端正，作风要严谨。对数字电路来说，逻辑性非常强，每一个环节都要弄得清清楚楚，有一点漏洞，结果都不可能出来。以上是我完成数字电路课程设计后的一些心得体会。4 元件清单规格个数规格个数74LS47374LS00174LS279174LS32174LS148174LS08174LS1922电阻10K1374LS902电阻510274LS1211电阻1001LM5551电阻100K1三极管2N39061电解电容10uF2蜂鸣器1瓷片电容0.1uF15万用板1发光LED2参考文献1康华光、陈大钦、张林.电子技术基础.华中科技大学出版社.20022

23、韩克、柳秀山.电子技能与EDA技术.暨南大学出版社.20043陆坤、奚大顺.电子设计技术.电子科技大学出版社.19974谢自美.电子线路设计实验测试（第三版）.华中科技大学出版社.20065阎石.数字电子计数基础.高等教育出版社.19986孙梅生.电子技术基础课程设计.高等教育出版社.1989数字电子技术试卷姓名：_ _ 班级：_ 考号：_ 成绩：_本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷题 号一二三四（1）四（2）四（3）四（4）总 分得 分一、填空题（每空1分，共20分）1.有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BC

24、D码时，它相当于十进制数（ ）。2.三态门电路的输出有高电平、低电平和（ ）3种状态。3TTL与非门多余的输入端应接（ ）。 4TTL集成JK触发器正常工作时，其和端应接（ ）电平。5. 已知某函数，该函数的反函数=（ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。7. 典型的TTL与非门电路使用的电路为电源电压为（ ）V，其输出高电平为（ ）V，输出低电平为（ ）V， CMOS电路的电源电压为（ ） V 。874LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ ）。9将一个包含有32768个基本存储单元的存储电路

25、设计16位为一个字节的ROM。该ROM有（ ）根地址线，有（ ）根数据读出线。10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。11. 下图所示电路中， Y1ABY1Y2Y3（ ）；Y2 （ ）；Y3 （ ）。12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。13驱动共阳极七段数码管的译码器的输出电平为（ ）有效。二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）1.函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。AF(A,

26、B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）28线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ ）。A111 B. 010 C. 000 D. 1013十六路数据选择器的地址输入（选择控制）端有（ ）个。 A16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0

27、001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01115已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111116. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。A15B8 C7D17. 随机存取存储器具有( )功能。A.读/写 B.无读/写 C.只读 D.只写8N个触发器可以构成最大计数长度（进制数）为( )的计数器。000

28、001010011100101110111 A.N B.2N C.N2 D.2N9某计数器的状态转换图如下，其计数的容量为( )A 八 B. 五 C. 四 D. 三10已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( )。ABQn+1说明00Qn保持010置0101置111Qn翻转A Qn+1 A B. C. D. Qn+1 B11 有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（ ）。A 8.125V B.4V C. 6.25V D.9.375V12函数F=AB+BC，使F=1的输入ABC组合为( )AABC=000BAB

29、C=010 CABC=101DABC=11013已知某电路的真值表如下，该电路的逻辑表达式为( )。A B. C DABCYABCY0000100000111011010011010111111114四个触发器组成的环行计数器最多有( )个有效状态。 A.4 B. 6 C. 8 D. 16 三、判断说明题（本大题共2小题，每小题5分，共10分）（判断下列各题正误，正确的在题后括号内打“”，错误的打“”。）1、逻辑变量的取值，比大。（ ）2、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小（ ）。 3八路数据分配器的地址输入（选择控制）端有8个。（ ）4、因为逻辑表达式A+B+AB=A

30、+B成立，所以AB=0成立。（ ）5、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ ）7.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。（ ）8时序电路不含有记忆功能的器件。（ ）9计数器除了能对输入脉冲进行计数，还能作为分频器用。（ ）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ ）四、综合题（共30分）1对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。（8分）Z= BC=0（）真值表 （2分） (2)卡诺图化简（2分） (3) 表达式（2分） 逻辑图（2分） 2试用3线8线译码器74LS138和门电路实现下列函数。（8分） Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138 374LS