华东师范大学_计算机组成原理8

1、8 8 总线系统总线系统8 8 总线系统总线系统8.1 8.1 总线的概念和结构形态总线的概念和结构形态8.2 8.2 总线接口总线接口8.3 8.3 总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式8.4 PCI8.4 PCI总线总线8 8 总线系统总线系统8.1 8.1 总线的概念和结构形态总线的概念和结构形态8.1 总线的概念和结构形态总线的概念和结构形态一、总线的基本概念一、总线的基本概念总线总线是构成计算机系统的互连机构，是多个是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路系统功能部件之间进行数据传送的公共通路包括：包括：控制线路控制线路遵循总线

2、协议，传输请求和确遵循总线协议，传输请求和确 认信号，并指出数据线上的数认信号，并指出数据线上的数 据类型据类型数据线路数据线路在源和目的间传递数据在源和目的间传递数据 包括数据、地址和复杂指令包括数据、地址和复杂指令 一、一、 总线的基本概念总线的基本概念1.1.总线的特性总线的特性 物理特性：指总线的物理连接方式，包括总物理特性：指总线的物理连接方式，包括总 线的根数，总线的插头、插座的线的根数，总线的插头、插座的 形状，引脚线的排列方式等形状，引脚线的排列方式等 功能特性：描述总线中每一根线的功能功能特性：描述总线中每一根线的功能 电气特性：定义每一根线上信号的传递方向电气特性：定义每一

3、根线上信号的传递方向 以及有效电平范围以及有效电平范围 时间特性：定义了各信号的时序关系时间特性：定义了各信号的时序关系一、总线的基本概念一、总线的基本概念2.2.总线的标准化总线的标准化 为了使各厂家生产的相同功能部件可以互为了使各厂家生产的相同功能部件可以互换使用，必须制订统一的系统总线的标准换使用，必须制订统一的系统总线的标准 微型计算机系统采用的典型系统总线标准微型计算机系统采用的典型系统总线标准ISAISA总线（总线（1616位，带宽位，带宽8MB/s8MB/s）EISAEISA总线（总线（3232位，带宽位，带宽33.3MB/s33.3MB/s）PCIPCI总线（总线（6464位，

4、带宽位，带宽100MB/s100MB/s）2. 总线的标准化总线的标准化 总线带宽总线带宽 总线本身所能达到的最高传输速率总线本身所能达到的最高传输速率 是衡量总线性能的重要指标是衡量总线性能的重要指标 单位兆字节每秒单位兆字节每秒(MB/s)(MB/s) 带宽受到总线布线长度、总线驱动器带宽受到总线布线长度、总线驱动器/ /接接收器性能、连接在总线上的模块数等诸收器性能、连接在总线上的模块数等诸多因素的影响多因素的影响 总线带宽总线带宽例例1 1）(1)(1)某总线在一个总线周期中并行传送某总线在一个总线周期中并行传送4 4个字节个字节 的数据，假设一个总线周期等于一个总线的数据，假设一个总

5、线周期等于一个总线 时钟周期，总线时钟频率为时钟周期，总线时钟频率为33MHz33MHz，则总线，则总线 带宽是多少带宽是多少? ?(2)(2)如果一个总线周期中并行传送如果一个总线周期中并行传送6464位数据，位数据， 总线时钟频率升为总线时钟频率升为66MHz66MHz，则总线带宽是多，则总线带宽是多 少少? ? 总线带宽总线带宽解：解： 设总线带宽用设总线带宽用DrDr表示，总线时钟周期用表示，总线时钟周期用 T=1/f T=1/f表示，一个总线周期传送的数据量表示，一个总线周期传送的数据量 用用D D表示，根据定义可得：表示，根据定义可得： Dr =D/T = D Dr =D/T =

6、D1/T = D1/T = Df f =4B =4B33331000000/s=132MB/s1000000/s=132MB/s(2) 64(2) 64位位=8B=8B， Dr= DDr= Df f (1)(1) =8B =8B66661000000/s=528MB/1000000/s=528MB/s s8.1 总线的概念和结构形态总线的概念和结构形态二、总线的连接方式二、总线的连接方式总线可分为：总线可分为：处理器处理器- -内存总线内存总线长度短，速度快长度短，速度快I/OI/O总线总线扩展外设，往往采用标准总线扩展外设，往往采用标准总线 例：例：USBUSB、RS-232RS-232、1

7、3941394、ATAATA等等特殊功能总线特殊功能总线例：图形总线例：图形总线二、总线的连接方式二、总线的连接方式单总线结构单总线结构使用一条单一的系统总线来连接使用一条单一的系统总线来连接CPUCPU、主存、主存和和I/OI/O设备设备CPU主存主存设备设备适配器适配器设备设备适配器适配器系统总线系统总线二、总线的连接方式二、总线的连接方式 特点：特点： 各部件分时使用总线交换信息各部件分时使用总线交换信息 要求连接到总线上的逻辑部件必须高速要求连接到总线上的逻辑部件必须高速 运行，以便需要使用总线时能迅速获得运行，以便需要使用总线时能迅速获得 总线控制权；而当不再使用总线时，能总线控制权

8、；而当不再使用总线时，能 迅速放弃总线控制权迅速放弃总线控制权 优点：易于扩充优点：易于扩充 缺点：总线由多设备共用，可能导致较大的缺点：总线由多设备共用，可能导致较大的 时间延迟时间延迟二、总线的连接方式二、总线的连接方式多总线结构多总线结构CPU主存主存IOP（通道）（通道）背板总线背板总线处理器处理器-内存总线内存总线I/O适配器适配器I/O适配器适配器I/O总线总线通道实际上是一台具有特殊功能的处理器，又称为通道实际上是一台具有特殊功能的处理器，又称为IOP(I/OIOP(I/O处理器处理器) )，它分担了一部分，它分担了一部分CPUCPU的功能，以的功能，以实现对外设的统一管理及外设

9、与主存之间的数据传实现对外设的统一管理及外设与主存之间的数据传送。显然，由于增加了送。显然，由于增加了IOPIOP，使整个系统的效率大，使整个系统的效率大大提高大提高优点：各种不同性能的部件通过各自的总线传输信息，效优点：各种不同性能的部件通过各自的总线传输信息，效 率高率高缺点：增加了硬件代价缺点：增加了硬件代价二、总线的连接方式二、总线的连接方式 大多数计算机采用了分层次的多总线结构，大多数计算机采用了分层次的多总线结构，在这种结构中，速度差异较大的设备模块在这种结构中，速度差异较大的设备模块使用不同速度的总线，而速度相近的设备使用不同速度的总线，而速度相近的设备模块使用同一类总线模块使用

10、同一类总线 优点：充分发挥总线效能优点：充分发挥总线效能6.1 总线结构实例总线结构实例PentiumPentium计算机主板的总线结构框图计算机主板的总线结构框图 CPU CPU总线也称总线也称CPUCPU存储器总线存储器总线 是一个是一个6464位数据线和位数据线和3232位地址位地址 线的同步总线线的同步总线 CPU CPU是这条总线的主控者，但是这条总线的主控者，但 必要时可放弃总线控制权必要时可放弃总线控制权 Pentium Pentium机使用该总线与低速机使用该总线与低速I/OI/O设备连接设备连接 ISA ISA总线控制逻辑还通过主板上的片级总总线控制逻辑还通过主板上的片级总

11、线与实时钟线与实时钟/ /日历、日历、ROMROM、键盘和鼠标控制、键盘和鼠标控制 器器(8042(8042微处理器微处理器) )等芯片相连接等芯片相连接 Pentium计算机主板总线结构框图计算机主板总线结构框图是一个三层次的多总线结构：是一个三层次的多总线结构： CPUCPU总线、总线、PCIPCI总线、总线、ISAISA总线总线 Pentium Pentium机总线系统中有一个核心逻辑芯片组，简称机总线系统中有一个核心逻辑芯片组，简称PCIPCI芯片组，芯片组， 包括主存控制器、包括主存控制器、cachecache控制器芯片、北桥芯片和南桥芯片控制器芯片、北桥芯片和南桥芯片 CPUCPU

12、PCIPCI总线的桥称为北桥；总线的桥称为北桥；PCIPCI总线总线ISAISA总线的桥称为南桥总线的桥称为南桥 桥的功能：信号缓冲、电平转接、控制协议转换桥的功能：信号缓冲、电平转接、控制协议转换 PCIPCI总线用于连接高速的总线用于连接高速的I/OI/O设设 备模块。通过备模块。通过“桥桥”芯片，上面芯片，上面与与 更高速的更高速的CPUCPU总线相连，下面与总线相连，下面与 低速的低速的ISAISA总线相接总线相接 PCI PCI总线采用集中式仲裁方式，总线采用集中式仲裁方式， 有专用的有专用的PCIPCI总线仲裁器总线仲裁器二、总线的连接方式二、总线的连接方式Pentium 4 PC

13、Pentium 4 PC机的机的I/OI/O系统的组织结构系统的组织结构 处理器通过两块主要芯片与外设连接：处理器通过两块主要芯片与外设连接： 北桥（北桥（DMADMA控制器）：连接处理器、内存、控制器）：连接处理器、内存、AGPAGP图像总线和南桥芯片。图像总线和南桥芯片。 南桥：与多种南桥：与多种I/OI/O总线相连。总线相连。8.1 总线的概念和结构形态总线的概念和结构形态三、总线结构对计算机系统性能的影响三、总线结构对计算机系统性能的影响 1. 1.最大存储容量最大存储容量 最大存储容量取决于地址总线的位数最大存储容量取决于地址总线的位数 有两种编址方式：有两种编址方式： 统一编址：利

14、用同一个地址空间编址主统一编址：利用同一个地址空间编址主 存单元和存单元和I/OI/O端口端口 独立编址：主存和独立编址：主存和I/OI/O为两个独立的地址为两个独立的地址 空间空间三、总线结构对计算机系统性能的影响三、总线结构对计算机系统性能的影响2.2.指令系统指令系统 采用独立编址时，需设置采用独立编址时，需设置I/OI/O指令指令 在多总线系统中，指令系统必须要有在多总线系统中，指令系统必须要有I/OI/O 指令，以区分访问是使用哪条总线指令，以区分访问是使用哪条总线三、总线结构对计算机系统性能的影响三、总线结构对计算机系统性能的影响3.3.吞吐量吞吐量 计算机系统的吞吐量是指流入、处

15、理和流计算机系统的吞吐量是指流入、处理和流出系统的信息速率出系统的信息速率 系统吞吐率主要取决于主存的存取周期系统吞吐率主要取决于主存的存取周期（非流水线方式）（非流水线方式） 采用双端口存储器，分别连于不同的总线，采用双端口存储器，分别连于不同的总线，以增加主存的有效速度以增加主存的有效速度 在多总线系统中，在多总线系统中，I/OI/O工作由通道完成，所工作由通道完成，所以系统的吞吐率要高于单总线以系统的吞吐率要高于单总线8 8 总线系统总线系统8.1 8.1 总线的概念和结构形态总线的概念和结构形态8.2 8.2 总线接口总线接口8.2 总线接口总线接口一、信息的传递方式一、信息的传递方式

16、计算机系统中，信息传输采用二种方式：计算机系统中，信息传输采用二种方式： 串行传送串行传送 并行传送并行传送 一、信息的传递方式一、信息的传递方式1.1.串行传送串行传送 当信息以串行方式传送时，只有一条传当信息以串行方式传送时，只有一条传输线，且采用脉冲传送输线，且采用脉冲传送 在串行传送时，按顺序来传送表示一个在串行传送时，按顺序来传送表示一个数码的所有二进制位数码的所有二进制位(bit)(bit)的脉冲信号，的脉冲信号，通常以第一个脉冲信号表示数码的最低通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的有效位，最后一个脉冲信号表示数码的最高有效位最高有效位1. 串行传送

17、串行传送传送控制方式：传送控制方式： 以以“位时间位时间”区别每一个二进制位；区别每一个二进制位； 每个每个“位时间位时间”内包含一个同步脉冲，以内包含一个同步脉冲，以控制发送和接受数据控制发送和接受数据并并-串串转换转换串串-并并转换转换传送数据传送数据0000010100000101发送部件发送部件接收部件接收部件0 00 00 00 00 01 10 01 1高位高位低位低位T8T8T7T7T6T6T5T5T4T4T3T3T2T2T1T1位时间位时间传送传送脉冲脉冲1. 串行传送串行传送 在串行传送时，被传送的数据需要在发在串行传送时，被传送的数据需要在发送部件中进行并送部件中进行并-

18、-串转换，这称为拆卸；串转换，这称为拆卸；而在接收部件又需要进行串而在接收部件又需要进行串- -并转换，这并转换，这称为装配称为装配 串行传送的主要优点是只需要一条传输串行传送的主要优点是只需要一条传输线，这一点对长距离传输显得特别重要，线，这一点对长距离传输显得特别重要，不管传送的数据量有多少，只需要一条不管传送的数据量有多少，只需要一条传输线，成本比较低廉传输线，成本比较低廉一、信息的传递方式一、信息的传递方式2. 2. 并行传送并行传送 信息的各位通过各自的传输线并行传输信息的各位通过各自的传输线并行传输发送发送部件部件接收接收部件部件高位高位低位低位101110008.2 总线接口总线

19、接口二、接口的基本概念二、接口的基本概念外设的功能和特性差异很大外设的功能和特性差异很大I/OI/O设备连接主机存在以下主要问题：设备连接主机存在以下主要问题： 工作速度的匹配问题；工作速度的匹配问题； 时序的配合问题；时序的配合问题； 信息表示格式的一致性问题；信息表示格式的一致性问题； 信息类型及信号电平的匹配问题信息类型及信号电平的匹配问题二、接口的基本概念二、接口的基本概念为了协调这些差异，在设备和主机的连接处为了协调这些差异，在设备和主机的连接处增加一个逻辑部件增加一个逻辑部件接口接口 接口即接口即I/OI/O设备适配器，具体指设备适配器，具体指CPUCPU和主和主存、外围设备之间通

20、过总线进行连接的存、外围设备之间通过总线进行连接的逻辑部件逻辑部件 接口部件在它动态连接的两个部件之间接口部件在它动态连接的两个部件之间起着起着“转换器转换器”的作用，以便实现彼此的作用，以便实现彼此之间的信息传送之间的信息传送二、接口的基本概念二、接口的基本概念1. 1. 接口的典型功能接口的典型功能 控制控制：接口靠程序的指令信息来控制外：接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等围设备的动作，如启动、关闭设备等 缓冲缓冲：接口在外围设备和计算机系统其：接口在外围设备和计算机系统其他部件之间起到一个缓冲器的作用，以他部件之间起到一个缓冲器的作用，以补偿速度上的差异补偿速度

21、上的差异 状态状态：接口监视外围设备的工作状态并：接口监视外围设备的工作状态并保存状态信息。状态信息包括数据保存状态信息。状态信息包括数据“准准备就绪备就绪”、“忙忙”、“错误错误”等等，供等等，供CPUCPU查询查询1. 接口的典型功能接口的典型功能 转换：转换：接口可以完成任何要求的数据转接口可以完成任何要求的数据转换，例如并换，例如并- -串转换或串串转换或串- -并转换，因此并转换，因此数据能在外围设备和数据能在外围设备和CPUCPU之间正确地进行之间正确地进行传送传送 整理：整理：接口可以完成一些特别的功能，接口可以完成一些特别的功能，例如在需要时可以修改字计数器或当前例如在需要时可

22、以修改字计数器或当前内存地址寄存器内存地址寄存器 程序中断程序中断：每当外围设备向：每当外围设备向CPUCPU请求某种请求某种动作时，接口即产生一个中断请求信号动作时，接口即产生一个中断请求信号送送CPUCPU二、接口的基本概念二、接口的基本概念2.2.一个适配器通常有两个接口界面：一个适配器通常有两个接口界面： 和系统总线的接口，和系统总线的接口，CPUCPU和适配器的数据和适配器的数据 交换一定是并行方式交换一定是并行方式 和外设的接口，适配器和外设的数据交和外设的接口，适配器和外设的数据交 换可以是并行方式，也可以是串行方式换可以是并行方式，也可以是串行方式 根据外围设备采用串行数据或并

23、行数据的方根据外围设备采用串行数据或并行数据的方 式不同，适配器分为串行数据接口和并行数式不同，适配器分为串行数据接口和并行数 据接口两大类据接口两大类二、接口的基本概念二、接口的基本概念3 3. .异步串行通信方式异步串行通信方式 每传送一个字符均要附加一些同步信息，每传送一个字符均要附加一些同步信息，常以一个起始位表示字符的开始，用停止常以一个起始位表示字符的开始，用停止位表示字符的结束，称为一帧。位表示字符的结束，称为一帧。 通信双方应约定：通信双方应约定： 波特率（波特率（bpsbps）：）：每秒传送的代码位数每秒传送的代码位数 通信波特率标准一般为：通信波特率标准一般为： 1200

24、1200、24002400、48004800、96009600和和1920019200等等二、接口的基本概念二、接口的基本概念例例2 2） 利用串行方式传送字符，每秒钟传送利用串行方式传送字符，每秒钟传送的比特的比特(bit)(bit)位数常称为波特率。假设数据位数常称为波特率。假设数据传送速率是传送速率是120120个字符个字符/ /秒，每一个字符格秒，每一个字符格式规定包含式规定包含1010个个bit(bit(起始位、停止位、起始位、停止位、8 8个个数据位数据位) )，问传送的波特率是多少，问传送的波特率是多少? ?每个每个bitbit占用的时间是多少占用的时间是多少? ?解：波特率为：

25、解：波特率为：1010位位120/120/秒秒=1200=1200波特波特 每个每个bitbit占用的时间占用的时间TdTd是波特率的倒数：是波特率的倒数： Td=1/1200=0.833 Td=1/1200=0.8331010-3-3s=0.833mss=0.833ms3.异步串行通信方式异步串行通信方式 帧格式帧格式 1 1个起始位：个起始位： 低电平低电平 5 58 8个数据位：个数据位： 低位在前；高位在后低位在前；高位在后 1 1个校验位：个校验位： 奇校奇校/ /偶校偶校/ /不校验不校验 1/1.5/2 1/1.5/2位停止位：高电平位停止位：高电平 空闲位：空闲位： 高电平高电

26、平 相邻两个字符间加入，相邻两个字符间加入， 可任意长可任意长 3.异步串行通信方式异步串行通信方式例例3 3）用异步通信方式传送字符用异步通信方式传送字符“4 4”，设帧，设帧格式为数据位格式为数据位7 7位；偶校验；位；偶校验；1 1位停止位，位停止位，请画出传输波形图。请画出传输波形图。解：解：“4”的的ASCII字符字符=34H=0110100B0 0 1 0 1 1 0 起始位起始位校验位校验位停止位停止位空闲位空闲位8 8 总线系统总线系统8.1 8.1 总线的概念和结构形态总线的概念和结构形态8.2 8.2 总线接口总线接口8.3 8.3 总线的仲裁、定时和数据传送模式总线的仲裁

27、、定时和数据传送模式8.3 总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式一、总线的仲裁一、总线的仲裁连接到总线上的功能模块有连接到总线上的功能模块有主动主动和和被动被动两两种形态种形态 主设备：主方可以启动一个总线周期主设备：主方可以启动一个总线周期 从设备：从方只能响应主方的请求从设备：从方只能响应主方的请求 每次总线操作，只能有一个主方占据总线每次总线操作，只能有一个主方占据总线 控制权，但同一时间里可以有一个或多个控制权，但同一时间里可以有一个或多个 从方从方一、总线的仲裁一、总线的仲裁总线仲裁部件总线仲裁部件： 解决多个主设备同时竞争总线控制权的问题解决多个主设备同时竞

28、争总线控制权的问题仲裁策略仲裁策略： 优先级优先级 公平策略公平策略总线占用期总线占用期：主方持续控制总线的时间：主方持续控制总线的时间仲裁方式仲裁方式：按照总线仲裁电路的位置不同分为：按照总线仲裁电路的位置不同分为： 集中式仲裁集中式仲裁 分布式仲裁分布式仲裁一、总线的仲裁一、总线的仲裁1.1.集中式仲裁集中式仲裁集中式仲裁中每个功能模块至少有两条线集中式仲裁中每个功能模块至少有两条线连到中央仲裁器连到中央仲裁器 送往仲裁器的总线请求信号线送往仲裁器的总线请求信号线BRBR 仲裁器送出的总线授权信号线仲裁器送出的总线授权信号线BGBG有三种方式：有三种方式： 链式查询方式链式查询方式 计数器

29、定时查询方式计数器定时查询方式 独立请求方式独立请求方式1.集中式仲裁集中式仲裁 链式查询方式链式查询方式中央仲裁器中央仲裁器设备接口设备接口0设备接口设备接口1设备接口设备接口nDABGBRBS需有三根控制线：需有三根控制线： BSBS（忙）：有效，表示总线正被使用；忙）：有效，表示总线正被使用； BRBR（总线请求）：有效，表示至少有一部件要求使用总线；总线请求）：有效，表示至少有一部件要求使用总线； BGBG（总线授权）：有效，表示总线控制部件响应总线请求总线授权）：有效，表示总线控制部件响应总线请求主要特点：主要特点： 总线授权信号总线授权信号BGBG串行地从一个接口传送到下一个接口串

30、行地从一个接口传送到下一个接口 假如假如BGBG到达的接口无总线请求，则继续下传；到达的接口无总线请求，则继续下传； 假如假如BGBG到达的接口有总线请求，该设备撤消到达的接口有总线请求，该设备撤消BRBR请求，并置位请求，并置位BSBS， 该接口获得了总线控制权。裁决器感知该接口获得了总线控制权。裁决器感知BSBS有效，撤消有效，撤消BGBG信号。信号。 离中央仲裁器最近的设备具有最高优先级离中央仲裁器最近的设备具有最高优先级 优点优点: : 链路简单，易于扩充链路简单，易于扩充 缺点缺点: : 电路故障敏感，如果第电路故障敏感，如果第i i个设备的接口中有关链的电路有故个设备的接口中有关链

31、的电路有故 障，那么第障，那么第i i个以后的设备都不能进行工作了个以后的设备都不能进行工作了 优先级固定，如果优先级高的设备出现频繁的请求，优先级优先级固定，如果优先级高的设备出现频繁的请求，优先级 较低的设备则可能长期不能使用总线较低的设备则可能长期不能使用总线。 计数器定时查询方式计数器定时查询方式1. 集中式仲裁集中式仲裁 总线上的任一设备要求使用总线时，通过总线上的任一设备要求使用总线时，通过BRBR线发出总线请求线发出总线请求 中央仲裁器接到请求信号后，若此时中央仲裁器接到请求信号后，若此时BSBS线为线为“0 0” ，则启动计数，则启动计数器器 开始计数，计数值通过一组地址线发向

32、各设备开始计数，计数值通过一组地址线发向各设备 每个设备接口都有一个设备地址判别电路，当地址线上的计数值每个设备接口都有一个设备地址判别电路，当地址线上的计数值 与请求总线的设备地址相一致时，该设备置与请求总线的设备地址相一致时，该设备置“1 1”BSBS线，获得总线线，获得总线 控制权，中央裁决器感知控制权，中央裁决器感知BS=1BS=1，即中止计数即中止计数 每次计数可以从每次计数可以从“0 0”开始，也可以从中止点开始开始，也可以从中止点开始 优先级固定：每次计数从优先级固定：每次计数从“0 0”开始，开始， 优先级循环：计数从中止点开始，则每个设备使用总线的优优先级循环：计数从中止点开

33、始，则每个设备使用总线的优 先级相等先级相等 计数器的初值也可用程序来设置，这可以方便地改变优先次序计数器的初值也可用程序来设置，这可以方便地改变优先次序 缺点：增加线数（送计数地址值）缺点：增加线数（送计数地址值）中央仲裁器中央仲裁器设备接口设备接口0设备接口设备接口1设备接口设备接口nDABRBS设备地址设备地址。 独立请求方式独立请求方式1. 集中式仲裁集中式仲裁 每一个共享总线的设备均有一对总线请求线每一个共享总线的设备均有一对总线请求线BRiBRi和总线和总线 授权线授权线BGiBGi 当设备要求使用总线时，便发出该设备的请求信号当设备要求使用总线时，便发出该设备的请求信号 中央仲裁

34、器中的排队电路决定首先响应哪个设备的请中央仲裁器中的排队电路决定首先响应哪个设备的请 求，并向该设备发出授权信号求，并向该设备发出授权信号BGiBGi中央仲裁器中央仲裁器设备接口设备接口0设备接口设备接口1设备接口设备接口nBR0BG0BR1BG1DABGnBRn优点：优点： 响应时间快响应时间快 优先级灵活：优先级灵活： 预先固定；预先固定； 可通过程序来改变优先次序；可通过程序来改变优先次序； 可采用屏蔽可采用屏蔽( (禁止禁止) )某个请求的办法，某个请求的办法， 不响应来自无效设备的请求不响应来自无效设备的请求缺点：控制复杂，增加线数缺点：控制复杂，增加线数。一、总线的仲裁一、总线的仲

35、裁 2. 2. 分布式仲裁分布式仲裁 分布式仲裁不需要中央仲裁器，每个潜在的主功分布式仲裁不需要中央仲裁器，每个潜在的主功能模块都有自己的仲裁号和仲裁器能模块都有自己的仲裁号和仲裁器 当它们有总线请求时，把它们唯一的仲裁号发送当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上到共享的仲裁总线上，每个仲裁器将仲裁总线上的编号与自己的编号进行比较的编号与自己的编号进行比较 如果仲裁总线上的优先级大，则总线请求不如果仲裁总线上的优先级大，则总线请求不 予响应，设备撤消其仲裁号予响应，设备撤消其仲裁号 获胜者的仲裁号保留在仲裁总线上获胜者的仲裁号保留在仲裁总线上显然，

36、分布式仲裁以优先级仲裁策略为基础显然，分布式仲裁以优先级仲裁策略为基础8.3 总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式二、总线的定时二、总线的定时总线的一次信息传送过程，大致可分为如总线的一次信息传送过程，大致可分为如下五个阶段：下五个阶段：请求总线请求总线总线仲裁总线仲裁寻址寻址( (目的地址目的地址) )信息传送信息传送状态返回状态返回( (或错误报告或错误报告) )二、总线的定时二、总线的定时 为了同步主方、从方的操作，必须制订定为了同步主方、从方的操作，必须制订定时协议时协议定时定时：事件出现在总线上的时序关系：事件出现在总线上的时序关系两种定时方式：两种定时方式：

37、 同步方式同步方式 异步方式异步方式二、总线的定时二、总线的定时1.1.同步定时同步定时 在同步定时协议中，事件出现在总线上的在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定时刻由总线时钟信号来确定 同步定时适用于总线长度较短、各功能模同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况块存取时间比较接近的情况 优点：以固定时钟进行控制，控制简单优点：以固定时钟进行控制，控制简单 缺点：缺点： 必须考虑与慢速设备的同步，系统传必须考虑与慢速设备的同步，系统传 输效率不高（工作在同一时钟频率下）输效率不高（工作在同一时钟频率下） 存在时钟偏差存在时钟偏差1.同步定时同步定时读

38、数据的同步时序：读数据的同步时序：CPUCPU发读命令发读命令存储器地址译码存储器地址译码读出数据读出数据总线时钟总线时钟启动信号启动信号读命令读命令认可认可地址地址数据数据地址线地址线数据线数据线读操作读操作二、总线的定时二、总线的定时2.2.异步定时异步定时 总线上的各部件有各自的时钟，以应答方式总线上的各部件有各自的时钟，以应答方式 同步传送同步传送 在异步定时协议中，后一事件出现在总线上的在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的结束，即建立在应答式时刻取决于前一事件的结束，即建立在应答式或互锁机制基础上或互锁机制基础上 不需要统一的公共时钟信号不需要统一的公共时钟信

39、号 异步定时的优点是总线周期长度可变，不把响异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢应时间强加到功能模块上，因而允许快速和慢速的功能模块连接到同一总线上速的功能模块连接到同一总线上 优点：系统传输效率高优点：系统传输效率高 缺点：增加总线控制的复杂性，增加了成本缺点：增加总线控制的复杂性，增加了成本读命令读命令主同步主同步(MSYN)数据数据数据线数据线地址地址地址线地址线从同步从同步(SSYN)2.异步定时异步定时 读数据的异步时序：读数据的异步时序：主方：发读命令主方：发读命令 启动主同步启动主同步 从方响应从方响应 发送数据发送数据 存储器地址信号

40、存储器地址信号 （从同步有效）（从同步有效） CPUCPU读取数据读取数据 从方测到主同步撤消从方测到主同步撤消主方测到从同步撤消主方测到从同步撤消 撤消主同步撤消主同步 撤消从同步撤消从同步 撤消数据、地址、命令撤消数据、地址、命令CPUCPU例：存储器例：存储器请求请求应答应答8.3 总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式例例4 4）结合仲裁和数传控制两个过程结合仲裁和数传控制两个过程仲裁采用集中式二维结构：仲裁采用集中式二维结构： 独立请求独立请求 链式查询方式链式查询方式例例4）总线事务：总线事务： 某主设备请求占用总线，发某主设备请求占用总线，发BRiBRi 当

41、前总线周期结束，裁决器根据独立请求方式的优当前总线周期结束，裁决器根据独立请求方式的优 先级给予响应，发先级给予响应，发BGiBGi BGiBGi链式传送至第一个有请求的设备，该设备即下链式传送至第一个有请求的设备，该设备即下降自己的降自己的BRiBRi信号，并发信号，并发SACKSACK作出响应回答作出响应回答 裁决器收到裁决器收到SACKSACK信号，即下降信号，即下降BGiBGi作出回答作出回答 若此时无其他设备正在使用总线若此时无其他设备正在使用总线( (BUSY=0BUSY=0) )，由该设由该设备置备置“1 1”BUSYBUSY，表示占用总线表示占用总线 数传结束，撤消数传结束，撤

42、消BUSYBUSY及及SACKSACK，由由CPUCPU重新获得总线重新获得总线控制权控制权 若仲裁结束时总线正忙（现行主若仲裁结束时总线正忙（现行主- -从设备正在进行从设备正在进行数传），则等待，直至数传），则等待，直至BUSYBUSY为低（非忙）为低（非忙） 裁决与数传并行执行；裁决与数传并行执行； 增加增加SACKSACK信号，作为获胜响应信号信号，作为获胜响应信号8.3 总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式三、总线数据传送模式三、总线数据传送模式 裁决的优胜者，获得总线的控制权裁决的优胜者，获得总线的控制权 目的：进行数据传送目的：进行数据传送总线标准大都能支

43、持以下四类模式的数据总线标准大都能支持以下四类模式的数据传送：传送： 读、写操作读、写操作 块传送操作块传送操作 写后读、读修改写操作写后读、读修改写操作 广播、广集操作广播、广集操作三、总线数据传送模式三、总线数据传送模式 读、写操作读、写操作 读操作：从方读操作：从方主方主方 写操作：主方写操作：主方从方从方 主方先以一个总线周期发出命令和从方地主方先以一个总线周期发出命令和从方地址，经过一定的延时再开始数据传送总线址，经过一定的延时再开始数据传送总线周期周期 为了提高总线利用率，减少延时损失，主为了提高总线利用率，减少延时损失，主方完成寻址总线周期后可让出总线控制权，方完成寻址总线周期后

44、可让出总线控制权，以使其他主方完成更紧迫的操作。以使其他主方完成更紧迫的操作。 然后再重新竞争总线，完成数据传送总然后再重新竞争总线，完成数据传送总线周期线周期三、总线数据传送模式三、总线数据传送模式 块传送操作块传送操作 只需给出块的起始地址，然后对固定块只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入长度的数据一个接一个地读出或写入 对于对于CPU(CPU(主方主方) )、存储器、存储器( (从方从方) )而言的块而言的块传送，常称为猝发式传送，其块长一般传送，常称为猝发式传送，其块长一般固定为数据线宽度固定为数据线宽度( (存储器字长存储器字长) )的的n n倍倍三、总

45、线数据传送模式三、总线数据传送模式 写后读、读修改写操作写后读、读修改写操作 只给出一个地址，或进行先写后读操作，只给出一个地址，或进行先写后读操作，或进行先读后写操作或进行先读后写操作 前者用于校验目的，后者用于多道程序前者用于校验目的，后者用于多道程序系统中对共享存储资源的保护系统中对共享存储资源的保护 这两种操作和猝发式操作一样，主方掌这两种操作和猝发式操作一样，主方掌管总线直到整个操作完成管总线直到整个操作完成三、总线数据传送模式三、总线数据传送模式 广播、广集操作广播、广集操作 一般数据传送只在一个主方和一个从方一般数据传送只在一个主方和一个从方之间进行之间进行 点对点点对点 但有的

46、总线允许一个主方对多个从方进但有的总线允许一个主方对多个从方进行写操作，这种操作称为行写操作，这种操作称为广播广播 点对多点对多 与广播相反的操作称为与广播相反的操作称为广集广集，它将选定，它将选定的多个从方数据在总线上完成的多个从方数据在总线上完成ANDAND或或OROR操操作，用以检测多个中断源作，用以检测多个中断源 多对点多对点8 8 总线系统总线系统8.1 8.1 总线的概念和结构形态总线的概念和结构形态8.2 8.2 总线接口总线接口8.3 8.3 总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式8.4 PCI8.4 PCI总线总线8.4 PCI总线总线一、概述一、概述P

47、CIPCI总线总线（Peripheral Component Interconnet)Peripheral Component Interconnet) 外围设备互连外围设备互连PCIPCI是一种新型的高带宽的、独立于处理是一种新型的高带宽的、独立于处理器的总线，广泛应用于桌面系统、服务器器的总线，广泛应用于桌面系统、服务器系统以及便携机中。系统以及便携机中。一、概述一、概述特点：特点： 高性能、支持线性猝发方式高性能、支持线性猝发方式 独立于处理器独立于处理器 采用多路复用技术采用多路复用技术 具有自动配置功能具有自动配置功能 采用集中式独立仲裁方式，采用集中式独立仲裁方式， 裁决与数传并行

48、进行裁决与数传并行进行 多种标准格式，分别支持：多种标准格式，分别支持： 32 32位：位：3.33.3V/5VV/5V 64 64位：位：3.33.3V/5VV/5V处理器处理器/Cache处理器处理器/Cache主存主存控制器控制器主存主存PCI设备设备PCI设备设备主设备主设备HOSTHOST桥桥目标设备目标设备RAM目标设备目标设备I/OPCIPCI设备设备PCI/LEGACYPCI/LEGACY总线桥总线桥PCI/PCIPCI/PCI桥桥LAGACY设备设备LAGACY设备设备PCI设备设备PCI设备设备PCI总线结构框图PCIPCI总线总线PCIPCI总线总线HOSTHOST总线总

49、线LEGACYLEGACY总线总线连接各种高速的连接各种高速的PCIPCI设备，设备，PCIPCI设备可以是主设备，也可以是从设备，设备可以是主设备，也可以是从设备，或兼而有之或兼而有之在在PCIPCI设备中不存在设备中不存在DMADMA的概念，这是因为的概念，这是因为PCIPCI总线支持无限的猝发式总线支持无限的猝发式传送传送系统中允许有多条系统中允许有多条PCIPCI总线，它们可以使用总线，它们可以使用HOSTHOST桥与桥与HOSTHOST总线相连，总线相连，也可使用也可使用PCI/PCIPCI/PCI桥与已和桥与已和HOSTHOST总线相连的总线相连的PCIPCI总线相连总线相连8.4

50、 PCI总线总线二、二、PCIPCI总线信号总线信号 使用同步时序协议，总线时钟使用同步时序协议，总线时钟CLKCLK为方波信号，频为方波信号，频率为率为33.3MHz33.3MHz 采用采用32/6432/64位数据线和位数据线和3232位地址线，数据线和地址位地址线，数据线和地址线是一组线，分时复用线是一组线，分时复用 总线周期类型由总线周期类型由C/BEC/BE线上的总线命令给出线上的总线命令给出 采用集中式仲裁方式，总线请求信号采用集中式仲裁方式，总线请求信号REQREQ , ,总线总线授权信号授权信号GNTGNT IDSELIDSEL（初始化设备选择）用于配置读写期间的芯初始化设备选

51、择）用于配置读写期间的芯片选择片选择 其他控制信号：其他控制信号：LOCKLOCK、PERRPERR、SERRSERR 其他可选类信号、其他可选类信号、JTAGJTAG信号信号二、二、PCI总线信号总线信号 一个总线周期由一个地址期及一个或多个数一个总线周期由一个地址期及一个或多个数据期组成。总线周期长度由周期类型和据期组成。总线周期长度由周期类型和FRAMEFRAME（帧）、帧）、IRDYIRDY（主就绪）、主就绪）、TRDYTRDY（目标就绪）和目标就绪）和STOPSTOP（停止）等信号控制；停止）等信号控制； 握手：握手： 启动总线周期的主设备，在地址期送出启动总线周期的主设备，在地址期

52、送出 总线命令和目标设备地址。目标设备以总线命令和目标设备地址。目标设备以 DEVSELDEVSEL（设备选择）信号予以响应设备选择）信号予以响应 数传握手信号为数传握手信号为IRDYIRDY和和TRDYTRDY8.4 PCI总线总线三、总线周期类型三、总线周期类型 PCIPCI总线周期由当前被授权的主设备发起总线周期由当前被授权的主设备发起 支持任何主从设备之间点到点的对等访问支持任何主从设备之间点到点的对等访问 支持广播读写支持广播读写 PCIPCI总线周期类型由主设备在总线周期类型由主设备在C/BE3-0C/BE3-0线上线上送出的送出的4 4位总线命令代码指明，被目标设备位总线命令代码

53、指明，被目标设备译码确认，然后主从双方协调配合完成指定译码确认，然后主从双方协调配合完成指定的总线周期操作的总线周期操作 三、总线周期类型三、总线周期类型 PCI PCI总线共有总线共有1212种周期类型，另种周期类型，另4 4种保留种保留 存储器读存储器读/ /写总线周期写总线周期 I/O I/O读读/ /写总线周期写总线周期 存储器多重读周期存储器多重读周期 存储器读行周期存储器读行周期 存储器写和使无效周期存储器写和使无效周期 特殊周期特殊周期 中断确认总线周期中断确认总线周期 配置读配置读/ /写周期写周期 双地址周期双地址周期三、总线周期类型三、总线周期类型 存储器读存储器读/ /写

54、总线周期写总线周期 I/O I/O读读/ /写总线周期写总线周期 以猝发式传送为基本机制，一次猝发式传以猝发式传送为基本机制，一次猝发式传送总线周期通常由一个地址期和一个或几送总线周期通常由一个地址期和一个或几个数据周期组成个数据周期组成 存储器读存储器读/ /写周期写周期的操作，取决于的操作，取决于PCIPCI总线总线上的存储器控制器是否支持存储器上的存储器控制器是否支持存储器/cache/cache之间的之间的PCIPCI传输协议传输协议，如果支持，则存储，如果支持，则存储器读器读/ /写一般是通过写一般是通过cachecache来进行；否则，来进行；否则，是以数据块非缓存方式来传输是以数

55、据块非缓存方式来传输三、总线周期类型三、总线周期类型 存储器多重读周期存储器多重读周期 存储器读行周期存储器读行周期 猝发长度不同猝发长度不同 存储器写和使无效周期存储器写和使无效周期 存储器写和使无效周期与存储器写周期的区存储器写和使无效周期与存储器写周期的区别在于，前者不仅保证一个完整的别在于，前者不仅保证一个完整的cachecache行被行被写入，而且在总线上广播写入，而且在总线上广播“无效无效”信息，命信息，命令其他令其他cachecache中的同一行地址变为无效中的同一行地址变为无效三、总线周期类型三、总线周期类型 特殊周期特殊周期 用于主设备将其信息用于主设备将其信息( (如状态信

56、息如状态信息) )广播广播 到多个目标方，目标方无需以到多个目标方，目标方无需以DEVSELDEVSEL信信号响应，但无权终止此操作号响应，但无权终止此操作 中断确认总线周期中断确认总线周期 即中断响应周期即中断响应周期三、总线周期类型三、总线周期类型 配置读配置读/ /写周期写周期 PCIPCI有三个相互独立的物理地址空间，即有三个相互独立的物理地址空间，即存储器、存储器、I/OI/O、配置空间、配置空间 配置空间为配置空间为256256个内部寄存器，用于保存个内部寄存器，用于保存系统初始化设置的配置参数。系统初始化设置的配置参数。 CPU CPU通过通过HOSTHOST桥的配置地址、配置数

57、据寄桥的配置地址、配置数据寄存器访问存器访问PCIPCI设备的配置空间设备的配置空间 双地址周期双地址周期 用于主方指示它正在使用用于主方指示它正在使用6464位地址位地址8.4 PCI总线总线四、四、PCI总线的数传规程总线的数传规程 读操作总线周期时序示例读操作总线周期时序示例PCIPCI总线周期操作过程的特点：总线周期操作过程的特点： 采用同步时序协议，总线上所有事件，即信号电平转换出现在时采用同步时序协议，总线上所有事件，即信号电平转换出现在时 钟信号的下跳沿时刻，而对信号的采样出现在时钟信号的上跳沿钟信号的下跳沿时刻，而对信号的采样出现在时钟信号的上跳沿 时刻时刻 总线周期由被授权的

58、主方启动总线周期由被授权的主方启动 以帧以帧FRAME#(=FRAMEFRAME#(=FRAME) )信号变为有效来指示一个总线周期的开始信号变为有效来指示一个总线周期的开始 一个总线周期由一个地址期和一个或多个数据期组成，在地址期一个总线周期由一个地址期和一个或多个数据期组成，在地址期 内除给出目标地址外，内除给出目标地址外， 还在还在C/BE#C/BE#线上给出总线命令以指明总线线上给出总线命令以指明总线 周期类型周期类型 地址期为一个总线时钟周期，一个数据期在没有等待状态下也是地址期为一个总线时钟周期，一个数据期在没有等待状态下也是 一个时钟周期一个时钟周期 总线周期长度由主方确定，在总

59、线周期期间总线周期长度由主方确定，在总线周期期间FRAME#FRAME#持续有效，但持续有效，但 在最后一个数据期开始前撤除在最后一个数据期开始前撤除 主方启动一个总线周期时要求目标方确认，目标方对地址译码，主方启动一个总线周期时要求目标方确认，目标方对地址译码， 在延迟一个时钟周期后发出在延迟一个时钟周期后发出DEVSEL#信号给予响应，否则主设信号给予响应，否则主设 备终止总线周期备终止总线周期 主方结束一个总线周期时不要求目标方确认，以主方结束一个总线周期时不要求目标方确认，以FRAME#告之；告之； 目标方感知目标方感知FRAME#无效，即进行最后一次数传无效，即进行最后一次数传 IR

60、DY#和和TRDY#为主、从设备准备好信号，主或从方未准备好为主、从设备准备好信号，主或从方未准备好 时，可使信号无效，由主方插入等待信号时，可使信号无效，由主方插入等待信号 读准备好：主方准备好接收数据；从方已将数据送到数据总线上读准备好：主方准备好接收数据；从方已将数据送到数据总线上 写准备好：主方已将数据送到数据总线上；从方准备好接收数据写准备好：主方已将数据送到数据总线上；从方准备好接收数据 当目标方出现故障时，以当目标方出现故障时，以STOP信号有效通知主方终止总线周期信号有效通知主方终止总线周期当主方获得总线控制权，且总当主方获得总线控制权，且总线非忙时，使线非忙时，使FRAME#