计算机组成原理 - 第十讲

1、计算机组成原理计算机组成原理 舒燕君舒燕君 计算机科学与技术学院计算机科学与技术学院4.3 高速缓冲存储器高速缓冲存储器一、概述一、概述1. 问题的提出问题的提出避免避免 CPU “空等空等” 现象现象CPU 和主存（和主存（DRAM）的速度差异的速度差异缓存缓存CPU主存主存容量小容量小速度高速度高容量大容量大速度低速度低程序访问的局部性原理程序访问的局部性原理2. Cache 的工作原理的工作原理(1) 主存和缓存的编址主存和缓存的编址主存和缓存按块存储主存和缓存按块存储 块的大小相同块的大小相同B 为块长为块长 主存块号主存块号主存储器主存储器012m1字块字块 0字块字块 1字块字块

2、M1主存块号主存块号块内地址块内地址m位位b位位n位位M块块B个字个字缓存块号缓存块号块内地址块内地址c位位b位位C块块B个字个字 字块字块 0字块字块 1字块字块 C1012c1标记标记Cache缓存块号缓存块号(3) Cache 的命中率的命中率CPU 欲访问的信息在欲访问的信息在 Cache 中的中的 比率比率命中率命中率 与与 Cache 的的 容量容量 与与 块长块长 有关有关 一般每块可取一般每块可取 4 8 个字个字块长取一个存取周期内从主存调出的信息长度块长取一个存取周期内从主存调出的信息长度 CRAY_1 16体交叉体交叉 块长取块长取 16 个存储字个存储字 IBM 370

3、/168 4体交叉体交叉 块长取块长取 4 个存储字个存储字（64位位4 = 256位）位）(4) Cache 主存系统的效率主存系统的效率效率效率 e 与与 命中率命中率 有关有关 设设 Cache 命中率命中率 为为 h，访问访问 Cache 的时间为的时间为 tc ， 访问访问 主存主存 的时间为的时间为 tm 则则 e = 100% tc h tc+ (1h) tm 访问访问 Cache 的时间的时间 平均访问时间平均访问时间 e = 100%3. Cache 的基本结构的基本结构主存主存Cache地址映射地址映射变换机构变换机构Cache替换机构替换机构Cache存储体存储体4. C

4、ache 的的 读写读写 操作操作 访问访问Cache取出信息送取出信息送CPU 访问主存访问主存取出信息送取出信息送CPU将新的主存块将新的主存块调入调入Cache中中执行替换算法执行替换算法 腾出空位腾出空位 结束结束命中？命中？Cache满？满？CPU发出访问地址发出访问地址 开始开始是是否否是是否否读读Cache 和主存的一致性和主存的一致性 4. Cache 的的 读写读写 操作操作写写 写直达法写直达法（Write through） 写回法写回法（Write back） 写操作时数据既写入写操作时数据既写入Cache又写入主存又写入主存 写操作时只把数据写入写操作时只把数据写入 C

5、ache 而不写入主存而不写入主存当当 Cache 数据被替换出去时才写回主存数据被替换出去时才写回主存 写操作时间就是访问主存的时间写操作时间就是访问主存的时间，读操作时不，读操作时不涉及对主存的写操作，更新策略比较容易实现涉及对主存的写操作，更新策略比较容易实现写操作时间就是访问写操作时间就是访问 Cache 的时间的时间，读操作读操作 Cache 失效发生数据替换时，失效发生数据替换时，被替换的块需写回主存，增加了被替换的块需写回主存，增加了 Cache 的复杂性的复杂性5. Cache 的改进的改进(1) 增加增加 Cache 的级数的级数片载（片内）片载（片内）Cache片外片外 C

6、ache(2) 统一缓存和分立缓存统一缓存和分立缓存指令指令 Cache数据数据 Cache与主存结构有关与主存结构有关与指令执行的控制方式有关与指令执行的控制方式有关是否流水是否流水Pentium 8K 指令指令 Cache 8K 数据数据 CachePowerPC620 32K 指令指令 Cache 32K 数据数据 CacheIntel的的Cache发展趋势发展趋势问题问题解决方案解决方案首次改进的首次改进的处理器处理器外部存储器比系统总线慢外部存储器比系统总线慢增加外部增加外部Cache80386外部总线是外部总线是Cache访问的瓶颈访问的瓶颈外部外部Cache移至片内移至片内804

7、86片内片内Cache太小太小增加外部增加外部 L2 Cache80486指令预取和执行同时访问指令预取和执行同时访问Cache出现竞争出现竞争分离数据分离数据Cache和指令和指令CachePent外部总线成为外部总线成为L2 cache访问瓶颈访问瓶颈L2 Cache移至片内移至片内Pent II片上片上Cache太小太小增加外部增加外部L3级级CacheL3移至片内移至片内Pent IIIPent 4Intel Corei7的的Cache层次结构层次结构高速缓冲类型高速缓冲类型访问时间（周期）访问时间（周期）大小大小块块L1 i-cache432KB64BL1 d-cache432KB6

8、4BL2 统一的高速缓存统一的高速缓存11256KB512BL3统一的高速缓存统一的高速缓存30-408MB8192B 字块字块2m1 字块字块2c+1 字块字块2c+11 字块字块2c +1 字块字块2c 字块字块2c1 字块字块1 字块字块0主存储体主存储体 字块字块 1 标记标记 字块字块 0 标记标记字块字块 2c1标记标记Cache存储体存储体t位位012c1 字块字块字块地址字块地址 主存字主存字 块标记块标记t 位位c 位位b 位位主存地址主存地址 比较器（比较器（t位）位）= 不命中不命中有效位有效位=1？*m位位 Cache内地址内地址否否是是命中命中二、二、Cache 主存

9、的地址映射主存的地址映射1. 直接映射直接映射每个缓存块每个缓存块 i 可以和可以和 若干若干 个个 主存块主存块 对应对应每个主存块每个主存块 j 只能和只能和 一一 个个 缓存块缓存块 对应对应i = j mod C 字块字块2c+1 字块字块2c 字块字块0 字块字块 0二、二、Cache 主存的地址映射主存的地址映射1. 直接映射直接映射缓存块缓存块 001可以和可以和 主存块主存块 00001, 01001, 10001, 11001对应，标记分别为对应，标记分别为00, 01, 10, 11。缓存缓存主存主存2. 全相联映射全相联映射主存主存 中的中的 任一块任一块 可以映射到可以

10、映射到 缓存缓存 中的中的 任一块任一块字块字块2m1字块字块2c1字块字块1 字块字块0字块字块2c1字块字块1字块字块0标记标记标记标记标记标记主存字块标记主存字块标记 字块内地址字块内地址主存地址主存地址m = t + c 位位b位位m = t+cCache 存储器存储器主存储器主存储器 字块字块0字块字块2m1字块字块2c-r+1 字块字块2c-r + 1 字块字块2c-r字块字块2c-r 字块字块1 字块字块0 字块字块 3标记标记 字块字块 1标记标记字块字块 2c1标记标记 字块字块 2标记标记 字块字块 0标记标记字块字块 2c2标记标记 字块内地址字块内地址组地址组地址主存字

11、块标记主存字块标记s = t + r 位位q = cr 位位b 位位组组012c-r1主存地址主存地址Cache主存储器主存储器m 位位共共 Q 组组，每组内两块（，每组内两块（r = 1)1某一主存块某一主存块 j 按模按模 Q 映射到映射到 缓存缓存 的第的第 i 组组中的中的 任一块任一块i = j mod Q直接映射直接映射全相联映射全相联映射3. 组相联映射组相联映射 字块字块0 字块字块 1 字块字块 0 字块字块2c-r 字块字块2c-r+1假设主存容量为假设主存容量为16MB16MB，每个字节通过，每个字节通过2424位地址可直接寻址，位地址可直接寻址，CacheCache容量为容量为64KB64KB，每个字块为，每个字块为4B4B。对十六进制主存地址。对十六进制主存地址BBBBBBBBBBBB，请问，请问：（1 1）直接映射方式下直接映射方式下CacheCache的标记为多少？的标记为多少？（2 2）全相联映射方式下的全相联映射方式下的CacheCache的标记为多少？的标记为多少？（3 3）两路组相连两