第二章--逻辑门电路2

1、电路中D3、D4的作用是提高开关速度，当Uo由1跳到0时，经D3、D4提供放电回路，加速Uo的下降速度。R4电阻由接地改为接在Uo上的目的是降低静态功耗，R1电阻取值改为20k也是为了降低电路的功耗。该电路的电阻值比TTL门电路相应的电阻值大，主要目的是降低电路的功耗。实现的是与非的逻辑功能。电路中二极管采用肖特基二极管，其正向导通压降为0.4V，而肖特基三极管的发射极的正偏电压为0.7V，集电极的正偏电压为0.4V。因此，电路的阈值电压将变为：=0.7+0.7-0.4=1.0V输出的高低电平值：UOH=3.6V UOL=0.3V。输入端的短路电流IIL=习题2.6 习题2.6图TTL与非门电

2、路所示的电路中，若在某一输入端与地之间接一电阻R，其余输入端悬空，试问： 保证与非门可靠关闭时的最大电阻即关门电阻ROFF为多大值？ 保证与非门可靠开通时的最小电阻即开门电阻RON为多大值？解：若在输入端A与地之间接一电阻Ri，则Ri与地之间的电压Ui为：（1）即 0.8VRi 0.686kW ROFF 700W(2) 即1.5V由此可得：Ri 1.6kW , 一般选RON=2kW工程计算：得 RON =ROFF1.5kW习题2.7 习题2.7图所示电路由TTL与非门组成。设G1G4门的平均传输延迟时间相同为30ns，现测得输出端F的振荡频率为3.2MHz，试求G5的平均传输延迟时间tpd5。

3、习题2.7图&FG1&G2&G3&G4&G5解：根据F的频率求出F的振荡周期，T=312.5ns，由于五个与非门输出为原信号的非，所以延迟时间应为T/2156ns，则第五个与非门的延迟时间为36ns。请预览后下载！33习题2.8 有两个TTL与非门芯片，测得它们的关门电平分别为UOFFA = 1.1V，UOFFB = 0.9V；开门电平分别为UONA = 1.3V，UONB = 1.7V。它们输出的高电平和低电平相同，试判断哪一个门的抗干扰能力大?解：描述门电路的抗干扰能力的大小通常用噪声容限UN来衡量。通常噪声容限电压UN越大，门电路的抗干扰能力越强。低电平噪声容限UNL是指在保证输出高电平

4、的前提下，允许叠加在关门电平UOFF上的最大正向干扰电压。 高电平噪声容限UNH是指在保证输出低电平的前提下，允许叠加在开门电平上的最大负向干扰电压。由于两个门的输出的高电平和低电平相同，而开门电平和关门电平却不相同，因此抗干扰能力是不同的。C1T1习题2.9图BUCRCC2线与T2FR2AR1&C1C2F（b）（a）低电平噪声容限UNL：可知： 高电平噪声容限UNH：可知：综上分析可知：门A的抗干扰能力比门B大。习题2.9 习题2.9图（a）所示电路中，输出F与C1和C2之间具有与逻辑关系，称为线与，用虚线框标注。试写出F与C1和C2之间的电平关系表、真值表和逻辑式，并画出等效的逻辑图。解：

5、由电路图可知，当A和B中有一个为高电平时，设A为高电平，它所对应的三极管T1将饱和导通，C1为低电平，此时输出F也为低电平。习题表2.6C1 C2FL LL HH LH HLLLH习题表2.7C1 C2F0 00 11 01 10001当A和B中全为低电平时，两个三极管T1 和T2均截止，C1和C2为高电平，此时输出F也为高电平。由此可得出电路的电平关系表如习题表2.6所示采用正逻辑体制进行描述，高电平用逻辑1来表示，低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表2.7所示。由真值表写出电路的逻辑表达式：电路的等效图如习题2.9图（b）所示。请预览后下载！34习题2.10 若要实现

6、习题2.10图中各TTL门电路输出端所示的逻辑功能，各电路的连接是否正确？如果不正确，试说明理由。（a）&AB悬空AC习题2.10图F1=AB1ABF4=A+B（d）&ABF5=ABCD（e）&D&ABF2=AB（b）1AB悬空F3=A+B（c）1001F6=AB+CD&（f）BCDUcc解：本题目涉及TTL门电路的正确使用的问题，解题时主要从以下几个方面来判断：1 门电路的多余输入端的处理；E2RET1BUCRC线或T2FA(a)E1习题2.11图(b)FE1E212 门电路输入负载的要求；3 输出端不能直接相接；4 带载能力的问题。(a) 正确； (b) 错误，F=0; (c) 错误，F=

7、0; (d) 正确； (e) 错误，TTL门电路输出端不能直接并联； (f) 错误，F=0。习题2.11 习题2.11图(a)所示的电路中， 输出F与E1和E2之间具有或逻辑关系，称为线或，用虚线框标注。试写出F与E1和E2习题表2.8E1 E2FL LL HH LH HLLLH之间的电平关系表、真值表和逻辑式，并画习题表2.9 E1 E2F0 00 11 01 10111出等效的逻辑图。 解：由习题2.11图(a)知，当A和B中有一个为高电平时(设A为高电平)，它所对应的三极管T1饱和导通，E1为高电平，此时输出F为高电平。当A和B中全为低电平时，两个三极管T1和T2均截止，E1和E2为低电

8、平，输出请预览后下载！35F也为低电平。由此可得出电路的电平关系表如习题表2.8所示。采用正逻辑体制进行描述，高电平用逻辑1来表示，低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表2.9所示。由真值表写出电路的逻辑表达式：电路的等效图如习题2.11图(b)所示。习题2.12 分析如习题2.12图所示的逻辑电路，写出输入信号与输出信号之间的逻辑表达式。1习题2.12图（a）&AC1EN&BEN=1F1（b）&A&B1F211解：(a)当C=1时，下面的三态门为与非门正常工作，则F1=B；当C=0时，F1=A;所以，(b)习题2.13 TTL电路如习题2.13图（a）、（b）所示，试写出

9、输出端的表达式。已知输入信号A、B、C的波形如习题2.13图（c）所示，画出对应的输出波形。AB（b）&ENC=1F2（a）=1A1B1F1C（c）BAC（d）BACF2F1 习题2.13图解： (a) ，如习题2.13图（d）所示F1波形。 (b) ，如习题2.13图（d）所示F2波形。习题2.14 电路如习题2.14图（a）（g）所示，已知输入信号请预览后下载！36A、B的波形如习题2.14图（h）所示，画出各电路的输出波形。解：本题给出一组TTL门电路以及CMOS门电路，要求在给定输入信号波形下，对应画出各输出端的波形。由于所有门的一个输入端都通过电阻接地，电源通过这一电阻到地形成电流通

10、路，电阻两端将产生电压降, 这一电压必将构成门电路的一个输入信号。对于TTL门电路，要求掌握关门电阻ROFF与开门电阻RON的含义及其作用。对于CMOS门电路，由于无栅流存在，输入端接电阻到地，相当于低电平输入方式。TTL电路若有输入端通过电阻接地，根据TTL门电路的输入端负载特性可知，当R0.9kW时，URUOFF，构成低电平输入方式，这一电阻通常也称为关门电阻，记为ROFF；当R1.5kW时，URUon，构成高电平输入方式，这一电阻通常也称为开门电阻，记为RON。对于CMOS门电路，由于栅极无栅流。若输入端接一电阻到地，相当于栅极电位为地电位，构成低电平输入方式。根据以上分析，各电路输出与

11、输入量的关系式为： 对应于输入信号A，B的波形可画出相应的波形图，如习题2.14图(i)所示。AB(h)AB(i)F1F2F3F4F7F5习题2.14图(b)TTL&100WABF1(a)F5TTL&100kWAB1(e)(d)(g)(c)TTL&100kWABF2CMOS&51WABF3CMOS&100kWABF4CMOS1100kWAF7(f)TTL1AF6R5VTTL1BF6请预览后下载！37习题2.15 在习题2.15图所示的各电路中，给定输入波形，试画出各输出端的波形。AB习题2.15图（b）F1（a）&F2（d）&ABF3（c）=1ABF41ABC&EN=1CD=1BACD（e）B

12、ACD（f）F2F1F3F4解：首先根据电路图判断各个电路的输出与输入的逻辑关系。（1）由习题2.15图（a）可得出描述输入与输出逻辑关系的逻辑表达式为。当输入有高电平出现时，输出为低电平；当输入全为低电平时，输出为高电平。（2）由图习题2.15图（b）可看出后级与非门的输入由前级三态门的输出和输入量C决定，输入量B为三态门的使能控制端，当B为低电平时，三态门开启，输出F2由和C决定；当B为高电平时，三态门处于高阻状态，输出F2仅由C决定。由此可得描述电路输入与输出逻辑关系的逻辑表达式：（3）由习题2.15图（c）可得出描述输入与输出逻辑关系的逻辑表达式为：当输入有低电平出现时，输出为高电平；

13、当输入全为高电平时，输出为低电平。（4）由图习题2.15图（d）可得出描述输入与输出逻辑关系的逻辑表达式为：当输入有奇数个高电平出现时，输出为高电平；当输入有偶数个高电平出现时，输出为低电平。然后根据给定的输入波形及输入与输出之间的逻辑关系画出相应的输出波形图如习题2.15图（f）所示。 请预览后下载！38习题2.16 习题2.16图为ECL门电路逻辑图，试写出F1、F2和F3的逻辑表达式。解：ECL电路具有或/或非互补输出端且采用射极开路形式，允许多个输出端直接并联，以实现输出变量的“线或”操作。通过分析电路得到习题2.16图F11ABF21CDF31EFF2和F3为三个和两个ECL门输出直

14、接相并联后的输出，完成的是线或的逻辑功能。其输出表达式为：习题2.17 画出用最少数量的扇入为2的ECL或/或非门实现下列操作的逻辑图。 习题2.17图F21AB1CDF11EF1EF解：本题利用ECL输出变量的“线或”操作功能实现要求的或逻辑功能。欲实现，用扇入为2的ECL“或/或非”门需门电路3个。欲用扇入为2的ECL“或/或非”门需要的门电路4个，实现电路如习题2.17图所示。习题2.18 画出用I2L基本单元电路实现下述操作的电路图及逻辑图。，解：I2L基本单元电路的任何一个输出与输入之间都是“非”逻辑关系，可采用“线与”形式连成各种门电路。实现相应逻辑操作的电路图和逻辑图如习题2.1

15、8图所示。AABBF1AB习题2.18图ABF3ABCDF2请预览后下载！39习题2.19 分别用两输入四与非门（74HC11）和两输入四或非门（74HC01）实现F1 = ABCD和F2 = A+B+C+D ，画出逻辑图。解：首先利用还原律，将表达式变成与非与非式和或非或非表达式， 由表达式画出逻辑图，如习题2.19图所示。&AB&CD&F11AB1CD1111F2习题2.19图习题2.20 CMOS电路如习题2.20图所示。1. 分析电路逻辑功能，分别写出F1、F2的逻辑表达式。2. 试说明两种电路的相同之处和不同之处。习题2.20图A1F1UDD(a)ENEN&F2UDD(b)A解： 1

16、. 2相同之处是电路实现的都是三态门的功能。不同之处是控制电路工作的有效电平，图(a)是低电平使能，图(b)是高电平使能。习题2.21 试画出实现方程F = AB+C的CMOS电路图。解：要实现的逻辑函数有三个输入端A、B、C，每个输入端都与一个NMOS和一个PMOS管相对应。A和B之间实现的是与运算，所对应的NMOS管相串联，PMOS管相并联，又C和AB之间实现的或逻辑关系，只要将他们对应的NMOS管并联，PMOS管串联相接即可。经过上述连接得到的逻辑关系是，所以在输出端必须再加一级CMOS反相器。电路图如习题2.21图所示。习题2.22 习题2.22图(a)、(b)所示为两种CMOS门电路

17、，试分别写出各图的逻辑式，并画出逻辑图。解：图(a)所示的电路是由一个CMOS反相器和一个CMOS传输门组成。反相器的输入端为请预览后下载！41A，输出端为，E是传输门的控制信号端。当E为高电平时，传输门开启，将输入端的信号传送到输出端；当E为低电平时，传输门关闭，输入信号与输出信号的联系将被切断。经上述分析可得到该电路的逻辑式为：UDDBAF习题2.21图C习题2.22图F1A1BUDD(a)(b)X111UDDABF2F1&AE(c)F2=1AB(d)由逻辑式可看出该电路实际上是一个三态门。图(b)所示电路中，分析M与A、B的逻辑关系可知，只有A、B全为低电平时，M才输出高电平，由此可得：

18、而电路的输出F2与M、A、B有关，分析它们之间的逻辑关系可知，只要M为高电平或A和B全为高电平时，输出为低电平；而当M为低电平且A和B中有一个为低电平时，输出为高电平，由此可得请预览后下载！41该电路实际上是CMOS异或门。习题2.22图(c)、(d)给出两个电路的等效符号。习题2.23习题2.23图所示电路均为CMOS电路，按照电路逻辑功能和图中所示输入状态，指出各电路的输出状态。习题2.23图（b）1F2&UIH&UDDF1（a）UIHUDD（c）=1UDDF31UIHUILX111解：习题2.23图(a)所示电路之中，与非门的三个输入端中有一个输入端接地，得到与非门的输出状态。习题2.2

19、3图(b)所示电路是一个与或非门，上面的与门的两个输入端都接高电平，输出为高电平；下面的与门有一个输入端接低电平，输出为低电平。又或非门的输入端一端为高电平，一端为低电平，输出状态。习题2.23图(c)所示电路是由一个传输门和一个异或门构成，由于传输门的门控制信号接低电平，所以传输门关闭。异或门的一个输入端相当于接高电平，另一个输入端相当于接低电平，其输出状态。习题2.24图习题2.25图&CMOSCMOS1TTL1&CMOSRP 1.5k4.7kUCC= UDD=5VTTL1uIuOuIuOUCC= UDD=5V习题2.24 TTL-CMOS接口电路如习题2.24图所示，试从电平匹配的观点分

20、析RP的作用。解：TTL门电路高电平3.6V，低电平0.3V，而CMOS门电路高电平UDD=5V、低电平0V。显然二者高电平失配，为了保证TTL输出高电平与CMOS匹配，增加RP电平提升电阻，在TTL截止时，由于推拉式输出截止，输出通过Rp将电平由3.6V提升到5V左右，可基本满足CMOS输入逻辑“1”电平的要求。习题2.25 CMOS-TTL接口电路如习题2.25图所示，试说明电路中两个CMOS门并联使用的原因。解：在逻辑电平上，一个CMOS电路是可以驱动TTL电路，但CMOS输出低电平时，吸流能力较弱，如CT4000系列最大的IOLMAX为0.5mA，只能驱动一个TTL74LS系列逻辑门，

21、甚至输入电流大的TTL也不能驱动。该电路请预览后下载！42TTL门的输入端并联，要求前级电路提供较大的驱动电流，因而将CMOS门并联使用以增大CMOS门输出低电平时的吸流能力。习题2.26 已知7400为两输入四与非门，IOH = 400A、IOL = 16mA、UOH = 2.4V、UOL = 0.4V，输入信号A和B均为高电平时推动发光二极管发光。现有发光二极管工作电流为10mA，导通时管压降为1.5V，试画出逻辑电路图；若要求A、B有一个以上为低电平时二极管发光，逻辑图又该如何?解：根据题目要求输入信号A和B均为高电平时推动发光二极管发光，而当输入信号A和B均为高电平时与非门的输出为低电平，由此，可按习题2.26图（a）电路进行连接，电阻R的取值要保证二极管正常工作，R&LEDR+5VAB+5V&LEDAB即mA，可得R=320,此时灌入与非门的电流为10mA IBS，则应有 0.2解得 RB14.5kW 还需注意的一个问题是，RB的选取在保证IBIBS的同时，必须满足IBIBS，则应有可解得 b取b为4550的三极管也可使电路正常工作。当P=0时，三极管处于截止状态，RB，RC取值大小不影响电路的逻辑关系。（4）N点和C状态的一致性当信号C为高电平时，N点应为高电平；反之当C为低电平时，N点也应为低电平。由电路图可求得C=1时，N点的电位可视为逻辑高