基于FPGA的VGA接口设计

1、i基于 fpga 的 vga 接口设计摘 要vga（video graphics array 视频图形阵列）是一种标准的显示接口。伴随着嵌入式系统的迅速发展，尤其是高速图像处理的发展，对可以将实时图像处理进行显示有了更多的需求。vga 广泛应用于机场、车站等公共场所的广告宣传和文字提示。本文基于 altera 公司的 cyclone ii 系列 fpga（现场可编程门阵列） 、依据 vga 接口时序采用 verilog hdl 语言设计了 vga 显示模块，并验证了设计结果。通过采用 fpga 设计vga 接口使系统具有成本低、结构简单、应用灵活的优点。关键词：fpga，vga 接口，veri

2、logiidesign of vga interface based on fpga abstract as a standard display interface, vga has been widely used. as the fast development of embedded system, especially the development of high speed image processing, there are more and more need in displaying the result of the process in real time. vga

3、 is widely used in airports, railway stations and other public places advertising and text prompts .the design of vga display interface and control module is introduced in this paper which based on alteras cyclone ii series fpga, according to the principle of vga display, an interface of vga with th

4、e verilog hdl is designed. vga interface through the use of fpga design the system with low cost, simple structure, flexible application advantages.key words: fpga，vga interface ,verilogiii目 录摘 要 .iabstractabstract .ii1 概述 .11.1 选题背景.11.2 发展趋势.21.3 研究方法和手段.31.4 研究预期成果.42 硬件电路设计 .52.1 系统整体结构框架.52.1.1

5、 系统硬件结构 .52.1.2 系统拓展硬件结构 .52.2 总体设计原理图.62.3 主控制器固件模块.72.3.1 de2 开发板介绍.72.3.2 cyclone 系列芯片介绍 .82.3.3 外部时钟 .92.4 电源模块 .102.5 d/a 转换电路模块 .102.5.1 adv7132 视频 d/a 转换器.102.6 vga 显示模块 .122.6.1 vga 接口.122.6.2 vga 常用模式.132.6.3 vga 工作原理.142.6.4 rgb 数据帧的结构.153 固件代码设计 .163.1. quartus 及 verilog 语言介绍.163.1.1 quar

6、tus 软件介绍 .163.1.2 verilog hdl 语言介绍.173.2 vga 代码设计 .173.2.1 vga 的显示时序程序.183.2.2 时钟、频率程序 .213.2.3 sram 程序.22iv3.2.4 汉字显示程序 .243.2.5 rgb 控制液晶颜色显示程序.254 代码调试 .264.1 编译仿真.264.2 配置加载.274.2.1 引脚配置 .274.2.2 文件加载 .274.3 显示图像.284.3.1 使用 de2 控制面板显示图像 .284.2 显示结果.32总 结 .34致 谢 .35参 考 文 献 .36附录 固件代码 .38基于 fpga 的

7、vga 接口设计11 概述1.1 选题背景自 1985 年 xilinx 公司推出第一片现场可编程器件（fpga）至今，fpga 历史已经经历了几十年的发展历史。在这几十年的发展过程中，以 fpga 为代表的数字系统现场集成技术取得了惊人的发展：现场可编程器件从最初的 1200 个可利用门，发展到90 年代的 25 万个可利用门，乃至当新世纪来临之际，国际上现场可编程逻辑器件的著名厂商 altera 公司、xilinx 公司又陆续推出了数百万门的单片 fpga 芯片，将现场可编程器件的集成度提高到一个新的水平。纵观现场可编程器件的发展历史，其之所以具有巨大的市场吸引力，根本在于 fpga 不仅

8、可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促成fpga 越来越多地取代了 asic 的市场，特别是对小批量、多品种的产品需求，使fpga 成为首选。自二十年前发明世界上第一个可编程逻辑器件开始，altera 公司秉承了创新的传统，是世界上“可编程芯片系统” （sopc）解决方案倡导者。altera 的主流 fpga 分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如cyclone，cyclone ii；还有一种侧重于高性能应用，容量大，性能能满足各类高端应用，如 stratix，stratix ii 等，用户可

9、以根据自己实际应用要求进行选择。在性能可以满足的情况下，优先选择低成本器件1。vga 的英文全称是 video graphic array,即视频图形阵列。vga 支持在 640480的较高分辨率下同时显示 16 种色彩或 256 种灰度，同时在 320240 分辨率下可以同时显示 256 种颜色。vga 由于良好的性能迅速开始流行，厂商们纷纷在 vga 基础上加以扩充，如将显存提高至 1m 并使其支持更高分辨率如 800600 或 1024768，这些扩充的模式就称之为 vesa（video electronics standards association，视频电子标准协会）的 super

10、 vga 模式，简称 svga，现在的显卡和显示器都支持 svga 模式。显卡所处理的信息最终都要输出到显示器上，显卡的输出接口就是电脑与显示器之间的桥梁，它负责向显示器输出相应的图像信号。crt 显示器因为设计制造上的原因，只能接受模拟信号输入，这就需要显卡能输入模拟信号，vga 接口就是显卡上输出模拟信号的接口。目前大多数计算机与外部显示设备之间都是通过模拟 vga 接口连接，计算机内部以数字方式生成的显示图像信息，被显卡的数字/模拟转换器转变为 r、g、b 三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备，如模拟 crt 显示器，信号被直接送到相应的处理电路，驱

11、动控制显像管生成图像。陕西科技大学毕业论文（设计说明书）2现行的 vga 接口大都用于 crt 显示器，用于计算机的输出设备，另外，在很多图像采集输出的地方也占有一席之地。例如车载监控系统，图像识别等领域。1.2 发展趋势eda/sopc 技术通过软件编程方式设计硬件，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、可靠性高等特点，广泛应用于工业控制、数字信号处理等领域。如今越来越多的数字产品开始使用液晶作为显示终端，但基于 vga 标准的显示器仍是目前普及率最高的显示器。若驱动此类显示器，需要很高的扫描频率，以及极短的处理时间，正是由于这些特点，所以可以用 fpga 来实现对 vg

12、a 显示器的驱动。本次毕业设计选用 fpga 来实现 vga 图片汉字的显示。fpga（现场可编程门阵列）器件是 xilinx 公司 1985 年首家推出的，是一种新型的高密度 pld。近年来，fpga 发展的十分迅速，其出现是超大规模集成电路技术和计算机辅助设计技术发展的结果。与传统的 pld 芯片（programmable logic device）相比，fpga 芯片由于采用类似于门阵列的结构，因此规模可以做得较大，可实现的功能更强，设计的灵活性也更大。以 altera 公司的高密度芯片 apex 系列为例，其最大门数已达到数百万门2。fpga(cpld)芯片中包含复杂的触发器资源，有些

13、型号还具有片上 ram、内部总线等许多系统级的功能，因此完全可以实现子系统甚至系统的集成。就其互连结构而言，典型的 fpga 芯片通常采用分段互连式结构，具有走线灵活，便于复杂功能的多级实现等特点，从而在很大程度上减轻了印刷电路板上器件的布局和走线负担。目前，fpga 芯片已成为九十年代以来最受欢迎的器件之一。随着 fpga 芯片的广泛应用，高性能高密度的 fpga 在生产工艺、器件的编程和测试技术等方面都有了飞速发展。由于 fpga 器件实现的各功能块可以同时工作，从而实现指令级、比特级、流水线级甚至是任务级的并行执行，从而大大地加快了计算速度。由 fpga 实现的计算系统可以达到现有通用处

14、理器的数百甚至上千倍。并且，由于 fpga 可动态地配置，系统的硅片面积不再是所支持无线接口数的线性函数，因此有可能在很少的几片甚至一片 fpga 中集成一个支持所有标准的系统。由于 fpga 在性能、成本、灵活性和功耗等方面的优势，基于 fpga 的信号处理器已广泛应用于各种信号处理领域，如手机基站、卫星通信系统、交换机、路由器、调制解调器等。fpga 尤其适合于乘法和累加等复杂的 dsp 任务。因此在复数乘法、数字滤波器设计和 fft 等数字信号处理领域表现出较大的优越性，因此在高速数字信号处理系统中得到了较多的应用，fpga 提供了极强的灵活性，使开发者能够开发出满足多种标准的产品。例如

15、，万能移动电话能够自动识别 gsm、cdma、tdma 等不同的信号标准，并可以自动重配置以适应所识别的协议。fpga 固有的灵活性和性能也使设计者能够紧跟新标准的变化，提供相应可行的方法3。开发者使用 fpga 技术，结合相应的 eda 设计工具，可以很方便的对产品进行基于 fpga 的 vga 接口设计3改善或升级。由于 fpga 内部资源丰富及功能强大，以及相应的 eda 软件功能完善和强大，仿真能力便捷实时，并且硬件因素涉及甚少，使得基于 eda 的 fpga 开发技术将很快成为复杂数字系统设计的主流。fpga 在应用中也有一定的局限性。其中之一为其内部资源的限制，当通信系统功能扩充后

16、，新增的逻辑有可能耗尽片内的资源，同时受布线资源、i/o 资源和寄存器数目的限制，fpga 内部往往无法被全部利用。但随着大规模 fpga 的研制开发，这种局限性已经得到了缓解。如 xilinx 推出的 virtex 系列内部资源可达 300 万门，并已经在 umts 无线系统的基站中得到了应用。fpga 的另外一个局限性体现在由于其运算效率高而相应带来的灵活性的下降。这指的是一旦将 fpga 内的资源用于某项特定的任务（如 fft） ，则该部分资源就无法从事另一项不同的任务（如 fir 滤波） 。但是在线配置和部分配置技术的出现，使得内部资源的重新分配成为可能，从而使这个矛盾也得到了缓解。f

17、pga 的运行速度快，管脚资源丰富，容易实现大规模的系统设计，有大量的软核可用，便于进行二次开发。另外，由于 fpga 具有可重构能力、抗干扰性强等特点，因此，fpga 在工业控制等领域越来越受到重视。利用 fpga 完成 vga 显示控制，可以使图像的显示脱离 pc 机的控制，形成体积小、功耗低的嵌入式系统，应用于地面勘测、性能检测等方面，具有重要的现实意义。vga(video graphics array)是 ibm 在 1987 年随 ps/2 机一起推出的一种视频传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用3。目前 vga 技术的应用还主要基于

18、vga 显示卡的计算机、笔记本等设备，而在一些既要求显示彩色高分辨率图像又没有必要使用计算机的设备上，vga 技术的应用却很少见到。本文对基于 fpga 的 vga 显示的实现方法进行了研究。基于这种设计方法的 vga 显示系统，可以在不使用 vga 显示卡和计算机的情况下，实现 vga图像的显示和控制。系统具有成本低、结构简单、应用灵活的优点，可广泛应用于超市、车站、飞机场等公共场所的广告宣传和提示信息显示，也可应用于工厂车间生产过程中的操作信息显示，还能以多媒体形式应用于口常生活。1.3 研究方法和手段在图像处理中，如果采用传统的方法，需要将图像数据传入电脑，通过 cpu 将信号进行处理，

19、这样就会使系统依赖于电脑，降低灵活性，同时也会造成资源的浪费。如果我们采用 fpga 来进行 vga 的显示，就可以使数据在开发板中进行处理，而不需要依赖电脑，同时可以减少电路板的尺寸，增强系统的灵活性。vga 作为一种常用的显示标准，vga 接口可以容易的与 crt、lcd 连接，使系统更加便携。本次设计正是通过实现 fpga 控制 vga 的显示，将预设的图像进行显示，从而实现图像的便携传输。陕西科技大学毕业论文（设计说明书）4本次设计分为硬件与软件两部分组成，实现将图形和动画在分辨率位 640*480，刷新频率为 60hz 的 vga 显示器上显示。具体工作为：（1）硬件部分，使用 al

20、tera 公司的 de2 开发板进行硬件测试，显示采用 lcd 显示器实现预计功能。（2）软件部分，通过 verilog hdl 语言对初始化模块、行场消隐控制模块、vga显示模块的编译，利用 quartus 软件实现编译、仿真。1.4 研究预期成果本次设计通过使用 altera 公司的 de2 硬件开发板，quartus 软件的软件编程来实现 vga 接口的功能，设计的结果要达到以下三点：（a）设计的 vga 接口分辨率为 640*480，刷新频率为 60hz；（b）能够显示图像和文字信息；（c）仿真性能指标合乎要求。基于 fpga 的 vga 接口设计52 硬件电路设计2.1 系统整体结构

21、框架2.1.1 系统硬件结构系统的硬件电路在 altera 公司的 de2 开发板完成，实现 fpga 对 vga 显示器的控制。本系统由 fpga 最小系统、d/a 转换模块、显示接口模块组成，从而实现对行场信号的控制。其结构示意图如图 2-1 所示： fpga最最小小系系统统d/a转换vga接口vsynchsyncrgbclockinput图 2-1 硬件结构示意图本系统用到的有：一块 fpga 核心板，板上有 cyclone ep2c35f672c6 芯片及其外围电路；d/a 转换电路；vga 接口电路。通过计算机编程，将图像数据与时序信号一同下载进入 fpga，进过 fpga 的处理，

22、再通过 d/a 转换电路，完成数字信号向模拟信号的转换，最后由 vga 接口输出，在 lcd 显示器上显示图像。本系统结构简单、设计方便，从而实现 vga 显示图像与汉字的功能。2.1.2 系统拓展硬件结构为了使系统能有丰富的图像显示，增强图像的还原能力，使系统的功能更加强大，实现图像的显示，我们采用由 fpga 主控制器，电源模块，d/a 转化模块，显示接口模块、sram 组成的系统拓展固件结构。该 d/a 转换模块由 adv7123 组成，sram采用 issi 公司 512kb 的 is61lv25616al10t 芯片。其结构如图 2-2 所示：陕西科技大学毕业论文（设计说明书）6 f

23、pga最最小小系系统统adv7123vga接口vsync10bitrgbclockinputsramhsync图 2-2 拓展硬件结构示意图 输入部分：由计算机进行编程，设计专门的图像数据，将其与时序信号一同下载送入 fpga。将图像数据在系统工作时烧入 sram 中，根据时序将存储器中的数据送入 fpga，这种方法可以使图像信息功能更加丰富。 输出部分：在 fpga 里将通过软件的方法构造的行、场同步信号和点时钟信号送到地址发生器中，产生所需要的控制帧存储器的地址信号，同时把采集处理后的数字图像信息输入到开发板上的 adv7123 转换电路，经数模转换后从 vga 接口输出。2.2 总体设计

24、原理图de2 开发板包括一个 15 针的 vga 输出的 d - sub 连接器。在 vga 同步信号提供直接的 cyclone ii 器件和模拟器件 adv7123 三重 10 位高速视频 dac 是用来产生模拟数据信号（红色，绿色和蓝色）。其中包括 8 个输入信号，它们是：红、绿、蓝三种颜色信号输入 vga_r0.9、vga_g0.9、vga_b0.9，复合空白对照输入vga_blank，复合同步控制输入 vga_sync, 输入时钟 vga_clock，以及行场频率输入信号 vga_hs、vga_vs。这些电路组合能最高支持 16001200 的分辨率（100mhz），在本次设计中我们使

25、用 640480 的分辨率，vga 电路原理图如图 2-3所示。基于 fpga 的 vga 接口设计7图 2-3 vga 电路原理图2.3 主控制器固件模块2.3.1 de2 开发板介绍de2 板是以 cyclone ii 2c35fpga 为特点的 672 针引脚的包装。板上所有重要的部件都与板上的芯片相连，使用户能够控制板上各种的操作。de2 板包括了很多开关（兼有拨动开关和按键） ，发光二极管和七段数码管。在更多进一步的实验中还用到了 sram，sdram，flash 以及 162 的字符液晶。需要进行处理器和 i/o 接口试验时，可以简单的用 altera nios ii 处理器和 r

26、s-232 和 ps/2 标准接口。进行涉及音频和视频的实验时，也有标准 mic、line-in、 line-out 接口（24 位音频解编码器） ，video-in（tv decoder）和 vga（10-bit dac） ，这些 特点都能够被用来制作 cd 质量的音频应用程序和专业的视频图象。为了能够设计更强大的项目，de2 还提供了 usb2.0 接口（包括主、从 usb ） ，10/100m 自适应以太网，红外（irda）接口，以及 sd 卡接口。最后，可以通过两排扩展 i/o 口与其它用户自定义的板子相连4。de2 自带先进的 cyclone ii fpga,可自由选择存储卡以及一些

27、高级的 i/o 口驱动，对各类数字系统的实现来说是一个理想的平台，它还有音频、视频、网络和存储设备。对以 altera nios ii 为处理器的嵌入式应用中也是一个理想工具。开发板主要器件接口如下：陕西科技大学毕业论文（设计说明书）8（1）fpga cyclone ii ep2c35f672c6 型号的 fpga 和 epcs16 系列的配置驱动 （2）i/o 驱动 （a）采用 usb blaster 对 fpga 进行配置 （b）10/100m 自适应以太网，rs-232，红外接口 （c）视频输出接口（vga 10-bit dac） （d）视频输入接口（ntsc/pal/multi-for

28、mat）（e）usb2.0(a 型和 b 型) （f）ps/2 鼠标或键盘接口 （h）音频输入输出线，mic 输入（24-bit 音频编解码器） （i）扩展 i/o（76 根信号线） （3）存储容量 （a）8-mb sdram，512-kb sram，4-mb flash （b）sd 卡插槽 （4）开关，发光二极管，液晶和晶振 （a）18 个拨动开关 （b）4 个去抖按键 （c）8 个七段数码管 （d）162 字符液晶 （e）27mhz 和 50mhz 的晶振,外部 sma 时钟输入2.3.2 cyclone 系列芯片介绍由于图像处理需要处理庞大的处理器阵列、存储器模块和数据，大规模集成电路正

29、好可以解决这些问题。本系统选用的是 altera 公司的 cyclone ii 系列的ep2c35f672c6 芯片，此系列芯片不但具有高性能、高密度和非常大的灵活性，还具有改进的结构、先进的处理技术、现代化的开发工具以及多个宏功能模块可选用等优点。cyclone ii 系列器件是 2004 年推出的全铜层、低 k 值、1.2 伏 sram 工艺 pld。采用 300 毫米晶圆，以 tsmc 成功的 90nm 工艺技术为基础，cyclone ii 器件提供了4,608 到 68,416 个逻辑单元（le），并具有一整套最佳的功能，包括嵌入式 18 bit 18 bit 乘法器、专用外部存储器接

30、口电路、4kbit 嵌入式存储器块、锁相环（pll）和高速差分 i/o 能力。cyclone ii 器件扩展了 fpga 在成本敏感性、大批量应用领域的影响力，延续了第一代 cyclone 器件系列的成功。altera 采用相同的方法在尽可能小的裸片面积下构建了 cyclone ii 系列5。cyclone ii fpga 系列提供了与其上一代产品相同的优势一套用户定义的功能、业界领先的性能、低功耗但具有更多的密度和功能，极大基于 fpga 的 vga 接口设计9地降低了成本。cyclone ii 器件扩展了低成本 fpga 的密度，最多达 68，416 个逻辑单元（le）和 1.1m 比特的

31、嵌入式存储器6。cyclone ii 器件的制造基于 300mm 晶圆，采用台积电 90nm、低 k 值电介质工艺，这种可靠工艺也曾被用于 altera 的 stratix ii 器件。这种工艺技术确保了快速有效性和低成本。通过使硅片面积最小化，cyclone ii 器件可以在单芯片上支持复杂的数字系统，而在成本上则可以和 asic 竞争。所有 cyclone ii 器件都可以通过免费的 quartus ii 网络版软件来支持。quartus ii 软件是业界最先进的 fpga 设计软件，在一个单一、标准的设计环境里提供一整套综合、优化及验证工具。开发人员可以从大量的知识产权核（ip）库中进行

32、选择，然后采用 altera 独有的 opencore plus 评估工具以及 quartus ii软件，在 cyclone ii 器件中直接集成和评估这些内核。quartus ii 软件的先进技术降低了开发成本，并帮助产品更加快速地投放市场。 cyclone ii 性能优越，因为其提供了与所有其他成本优化 fpga 系列相比最低的单le 价格。每个 cyclone ii 器件都被设计拥有一套最佳的功能，包括多达 68,416 le 用于高密度应用，1.1 兆比特的嵌入式处理器用于通用存储，多达 150 个 18x18 嵌入式处理器用于低成本数字信号处理（dsp）应用，专用外部存储器接口电路用

33、以连接ddr2、ddr 和 sdr sdram 以及 qdrii sram 存储器件，4 个嵌入式 pll 用于片内和片外系统时钟管理，支持单端 i/o 标准用于 64-bit/66-mhz pci 和 64-bit/100-mhz pci-x (模式 1)协议，具有差分 i/o 信号，支持 rsds、mini-lvds、lvpecl 和lvds，数据速率接收端最高达 805 兆比特每秒（mbps），发送端最高 622mbps，具有支持完全定制 nios ii 嵌入式处理器，可通过 quartus ii 软件的 opencore plus 评估功能进行免费的 ip 功能评估7。ep2c35f6

34、72c6 芯片如图 2-4 所示：图 2-4 ep2c35f672c6 芯片本系统选用了 altera 公司的 cyclone ii 系列的 ep2c35f672c6 芯片，它具有 672个引脚，其中 475 个 i/o 通信口。同时还有 33216 个逻辑单元、105m4k ram、35 个乘法器以及 4 个同步逻辑器。由于 cyclone ii 系列芯片有高性能、高密度和非常大的灵活性，所以采用该芯片可以很好的实现设计功能。陕西科技大学毕业论文（设计说明书）102.3.3 外部时钟本系统需要接一个外部晶振作为时钟信号，晶振的频率需要在规定范围内选择，尽可能复合程序要求，兼顾各芯片参数，能够

35、简单的分频出所需的晶振。本次设计选择开发板上的 50mhz 有源晶振。外部时钟电路图如图 2-5 所示。图 2-5 引脚结构：1 脚悬空，2 脚接地，3 脚输出，4 脚接电源 vcc50mh 的有源晶振可以方便的分频出 25mhz 的频率作为全局时钟，25mhz 是vga 显示的点扫描频率，即是我们所需要的。2.4 电源模块本系统中外部提供 9v 电源，9v 电源使用圆头插座的封装，可以直接用 9v 的电源变压器插上使用。在电路中，由于涉及的参考电压较多，fpga 的 i/o 接口电压为3.3v。系统 3.3v 电压由外部电源从 220v 电压转换成 3.3v 电压得到。接好电源后，若红色指示

36、灯亮，则说明供电正常。2.5 d/a 转换电路模块由于 fpga 中处理的信号为数字信号，本设计在 lcd 上完成图像和汉字的显示，所以本系统需要一个 d/a 转换模块。2.5.1 adv7132 视频 d/a 转换器 adv7123 是美国 analog devices 公司生产的一种可以产生视频的数字/模拟转换器件。是专门为解决彩色图像和包括高清晰电视（hdtv）的视频系统而设计的芯片。它的输入有 3 个高速的 10 位标准 ttl 电平的 rgb 信号，输出为高抗阻的模拟信号，具有 330mhz 的最大采样速度8。adv7123 芯片引脚图如图 2-6 所示。基于 fpga 的 vga

37、接口设计11图 2-6 adv7123 芯片引脚图adv7123 有 3 个独立的 10 位像素输出端口，分别为红、绿、蓝，5v 电源，1.23v 的参考电压，像素时钟，还包括 sync 与 blank 信号，adv7123 产生的rgb 信号与 rs-343a、rs-170 及到多数使用的高清晰电视系统产生的信号时兼容的，与 ttl 兼容信号输入，5v 的 cmos 整体结构，应用领域为高质量的电视系统，高质量的彩色图像系统。下图是 vga 显示终端接口硬件设计原理图，通过 adv7123 产生三路模拟信场同步信号完成图像显示 vga 显示终端接口设计电路如图 2-7 所示。 3536373

38、432283331270.1f5vcomp39-481-1014-23r9-r10g9-g10b9-b0syncblankpclkpsaveclockgnd25,26ioriogiobadv712313,29,300.1f0.01f0.1f5v5307575 7510f33fgndagndbeadbeadhsyncvsync123131451067815针针vga接接口口vcc vaavaavrefvset vset syncblankpsave 图 2-7 vga 显示终端接口设计电路图本系统设计的输入数据有 30 位图像数据信号，两位控制信号，一位时钟信号。其陕西科技大学毕业论文（设计说明

39、书）12中数据信号由 r、g、b 三部分组成，每部分各用 10 位数据，pclk 为时钟输入端，在上升沿锁存 r0r9、g0g9、b0b9 三个 10 位数字信号，以及/sync 与/blank信号。/psave 为节能控制管脚引入 fpga，在调试时接逻辑高电平，令不使能。/sync 是 adv7123 独立的视频同步控制输入端，不会影响其他控制信号或数据输入信号，只能在消隐期间使用。/blank 信号接逻辑高电平，是在每一个 clock 时钟上升沿，都能锁存 r0r9、g0g9、b0b9 三个 10 位数字信号。adv7123 视频d/a 转换器为三路共 30 位，其每路基色信号都有 21

40、0个色阶9。adv7123 使用方便，ior、iog、iob 信号分别为红色、绿色、蓝色通道的电流正向输入端，ior、iog、iob 信号输出的电流值可以通过公式算得：ior、iob=7.9896vref/rset（ma），当使用/sync 信号时iog=11.445vref/rset（ma），如果未使用/sync 信号，计算公式同 iog、iob 的计算公式。在点时钟脉冲 pclk 的作用下是三个 10 位 r、g、b 信号送入数据寄存器，而后送入到三个 dac 模块，复合消隐信号和复合同步信号加到红、绿、蓝模拟信号送到输出端。2.6 vga 显示模块2.6.1 vga 接口计算机显示器的显

41、示有许多标准，最常见的是 vga，svga 等。vga 是 video graphics array 的缩写，信号类型为模拟类型，显示卡端的接口为 15 针插座。接口如图 2-8 所示：图 2-8 vga 接口原理图vga 接口的 1、2、3 脚分别接 d/a 转换器输出的 r、g、b 三色数字信号，13 脚接行同步信号，14 脚接场同步信号，5、6、7、8、10 脚接地，其余引脚均悬空。vga 显示接口总共有 15 条线，分为三组：第一组为 rgb 三色模拟信号输入线，输入信号为 00.7vp-p；第二组是 rgb 三色地线，使用过程中，需要做接地处理；第三组为是时序信号线，分别是行同步线(

42、horizon synchronizing，hs)，场同步线(vertical synchronizing，vs) ，这两条线控制了 vga 的显示时序；其他为辅助信号线，具体如表 2-1 所示。基于 fpga 的 vga 接口设计13表 2-1 引脚功能配置表引脚名称注释引脚名称注释1red红基色（75,0.7vp-p）9key保留2green绿基色（75,0.7vp-p）10sgnd同步信号地3blue蓝基色（75,0.7vp-p）11id0显示器标志位 04id2显示器标志位 212id1显示器标志位 15gnd地13hsync行同步6rgnd红色地14vsync场同步7ggnd绿色地1

43、5id3显示器标志位 38bgnd蓝色地2.6.2 vga 常用模式通过对 vga 显示卡基本工作原理的分析可知，要实现 vga 显示就要解决数据来源、数据存储、时序实现等问题，其中关键还是如何实现 vga 时序。vga 行频率时序如图 2-9 所示，vga 场频率时序如图 2-10 所示。display interval cback proch bfront proch ddatahsyncsync adisplay interval cback proch bfront proch ddatavsyncsync a 图 2-9 vga 行频率时序图 图 2-10 vga 场频率时序图行时序

44、和帧时序都需要产生同步脉冲(sync a)、显示后沿(back porch b)、显示时序段(display interval c)和显示前沿(front porch d)四个部分10。几种常用模式的时序参数如表 2-2 所示。表 2-2 vga 标准参考时序行时序（s）帧时序（lines）图像模式abcdabcd1024768xga(75hz)1.22.213.00.232876811024768xga(60hz)2.12.515.80.46297683600800svga(60hz)3.22.220.01.04236001640480vga(75hz)2.03.820.30.5316480

45、12.6.3 vga 工作原理陕西科技大学毕业论文（设计说明书）14本次设计采用 vga 的工作标准为 64048060hz 模式，对应的时钟频率(clock frequency) 为 25.175mhz(像素输出频率)；行频(line frequency)为 31496hz；场频(field frequency)为 59.94hz(每秒图像刷新频率)，设计 vga 显示控制器时，并需要严格遵循“vga 工业标准”，否则会损坏 vga 显示器11。vga 采用逐行扫描的方式。扫描从屏幕的左上方开始，从左到右，从上到下进行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在此期间，crt

46、对电子束进行消隐。每行结束时，用行同步信号进行行同步。扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，进行场消隐，预备下一场的扫描。（1）扫描的方式行扫描从每一行的左边开始，采用的时钟为 25mhz，每一个时钟周期，对应该行上的一个像素点。从左到右的扫描过程中，包括行消隐、行图像输出两个过程，每完成一次从左到右的行扫描，则显示一行的像素点12。图 2-11 为行扫描时序：rgbhstatbtctdtgtetf行行消消隐隐图图像像行行消消隐隐下下一一行行图图像像图 2-11 行扫描时序图每个工作时隙，对应的时钟间隔（像素数量） ，如表 2-3 所示。表 2-3 行扫描的时序（单位

47、：像素）ta（行同步）tbtctd(行图像)te tftg（行周期）9640864088800场扫描从屏幕最上端一行开始，从上到下进行扫描。当行扫描完成一次时，以行扫描的溢出信号作为时钟，每一个时钟周期，对应屏幕上的一行。场扫描的过程，包括场消隐、场图像输出两个过程，每完成一次从上到下的场扫描过程，则完成一帧图像的输出13，场扫描时序如图 2-12 所示。基于 fpga 的 vga 接口设计15rgbvstatbtctdtgtetf场场消消隐隐图图像像场场消消隐隐下下一一场场图图像像图 2-12 场扫描时序图每一个时隙间隔，如表 2-4 所示。表 2-4 场扫描的时序（单位：像素）ta（场同步

48、）tbtctd(场图像)tetftg（场周期）2258480825252.6.4 rgb 数据帧的结构对于普通的 vga 显示器，其引出线共含 5 个信号：r、g、b（3 基色信号）、hs（行同步信号）、vs（场同步信号）。由 r、g、b3 种基色可以组合出任意所要的颜色13。其不同组合所能成的颜色如表 2-5 所示。表 2-5 vga 显示器编码表颜色黑蓝红紫绿青黄白r00110011g00001111b01010101数据编码0 x000 x030 xe00 x1c0 x1f0 x1f0 xfc0 xff行场扫描在消隐区间时，输出的消隐信号值为“0 x00”,即对应黑色的编码。陕西科技大学

49、毕业论文（设计说明书）163 固件代码设计3.1. quartus 及 verilog 语言介绍3.1.1 quartus 软件介绍本次设计中，软件开发平台是 altera 公司的 quartus ii 软件，quartus ii 提供了良好的多平台设计环境，可以轻易满足系统特定设计需要。quartus ii 是 altera 公司在 21世纪初推出的 fpga/cpld 开发环境，是 altera 前一代 fpga/cpld 集成开发环境max+plus ii 的更新换代产品，其功能强大，界面友好，使用便捷。quartus ii 软件集成了 altera 的 fpga/cpld 开发流程中涉

50、及的所有工具和第三方软件接口。quartus ii是将设计、综合、布局与布线、验证，及第三方 eda 工具无缝集成的 fpga 开发平台。它支持三种输入方式:硬件描述语言、图形设计输入以及两者的混合使用。设计者可使用设计编辑器用图形方式编辑顶层设计，然后转成硬件描述语言便于进行仿真综合14。quartus ii 软件的开发流程如图 3-1 所示。基于 fpga 的 vga 接口设计17设计输入（系统设计、软件开发）布局布线综合时序分析仿真配置加载调试工程更改管理图 3-1 quartus ii 设计流程图quartus ii 包含了系统的解决方案，且集成来自于 mentor ganhics s

51、ynpsys 和synplicity 三方综合设计方案，使设计者能在最短时间内用 altera 的器件实现较高的性能。 quartus ii 的 tap ii 嵌入式逻辑分析仪和 signal probe 路由特性，使设计者能在系统工作时分析器件内部节点或 1/0 引脚。signal tap ii 和 signal probe 可以与 quartus ii综合或第三方综合一起协调工作，而不需对 hdl 设计文件进行任何修改。通过使用此开发工具，设计者可以创建、组织和管理自己的设计。使用 quartus ii 软件，文件工程由所有设计文件和设计有关的设置组成。设计过程中我们使用 quartus

52、ii block editor、text editor、mega wizard plug-in manager(tool 菜单)和 eda 设计输入工具建立包括 altera 宏功能模块、参数化模块库（lpm）函数和知识产权(ip)函数在内的设计15。可以使用 setting 对话框（assignment 菜单）和assignment editor 设定初始设计约束条件。3.1.2 verilog hdl 语言介绍本次设计中，软件的设计是基于 verilog hdl 硬件编程语言。verilog hdl 是一种硬件描述语言（hdl:hardware description language）

53、，是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。verilog hdl 是在用途最广泛的 c 语言的基础上发展起来的一种硬件描述语言，它是由 gda(gateway design automation)公司的philmoorby 在 1983 年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发陕西科技大学毕业论文（设计说明书）18了相关的故障模拟与时序分析工具。1985 年 moorby 推出它的第三个商用仿真器verilog-xl,获得了巨大的成功，从而使得 verilog hdl 迅速得到推广应用1

54、6。1989 年cadence 公司收购了 gda 公司，使得 verilog hdl 成为了该公司的独家专利。1990年 cadence 公司公开发表了 verilog hdl,并成立 lvi 组织以促进 verilog hdl 成为ieee 标准，即 ieee standard 1364-1995。verilog hdl 的最大特点就是易学易用，如果有 c 语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把 verilog hdl 内容安排在与 asic 设计等相关课程内部进行讲授，由于 hdl 语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路

55、的经验。verilog 语言具有很高的灵活性，可移植性，是一种设计、模拟、综合的标准硬件描述语言。3.2 vga 代码设计vga 图像控制器是一个较大的数字系统。采用模块化设计原则和自顶向下的设计思想，进行功能分离并按层次设计。将 verilog 硬件描述语言设计与原理图设计相结合，逐一对每个功能模块进行仿真，使顶层 vga 图像控制器的模块实体仿真综合得以顺利通过。vga 控制器主要由以下模块组成：消隐模块，分频模块，显示模块，汉字显示模块，图像控制模块等17。本次系统设计的目标是：运用 verilog 语言实现通过 vga 接口使图形和文字在 lcd 显示器上的显示。本次设计的总体流程图如

56、图 3-2 所示。程序引脚定义行频、场频参数描述wire、reg数据类型描述时钟发生器字模图像显示汉字显示r、g、b控制液晶颜色显示行、场同步信号产生及x、y有效标志位基于 fpga 的 vga 接口设计19图 3-2 总体设计流程图3.2.1 vga 的显示时序程序根据行扫描、场扫描时序要求，时序设计的关键在于规定行（场）同步消隐，行（场）显示时间18。vga 图像显示扫描如图 3-3 所示。图 3-3 vga 图像显示扫描示意图（1）行频率程序流程图如图 3-4 所示：陕西科技大学毕业论文（设计说明书）20h_cont=0h_cont=h_blank?vga_hs=0x=h_cont-h_

57、blankx=0vga_hs=1开开始始结结束束vga引引脚脚定定义义初初始始化化行行频频率率参参数数初初始始化化x值值输输出出vga_hs输输出出yesnoyesyesnono图 3-4 行频率程序流程图（2）行频率程序如下：always(posedge clk_to_dac) beginif (h_conth_total) h_cont = h_cont+1b1;else h_cont=0; /判断行计数器是否小于 h_total，若是则加一，否则 为 0 / horizontal syncif (h_cont=h_front-1) vga_hs = 1b0; /判断显示前沿是否结束，若是

58、则行频率置 0 if (h_cont=h_front+h_sync-1)基于 fpga 的 vga 接口设计21 vga_hs =h_blank) x = h_cont-h_blank; elsex=0; /判断横坐标是否大于消隐值，若大于则根据等式赋值给 x，否则置 0 end（3）场频率程序流程图如图 3-5 所示：h_cont=0h_cont=h_blank?vga_hs=0x=h_cont-h_blankx=0vga_hs=1开开始始结结束束vga引引脚脚定定义义初初始始化化行行频频率率参参数数初初始始化化x值值输输出出vga_hs输输出出yesnoyesyesnono图 3-5 场频

59、率程序流程图（4）场频率程序如下：always(posedge vga_hs ) begin陕西科技大学毕业论文（设计说明书）22 if(v_contv_total) v_cont=v_cont+1b1; else v_cont=0; /判断场计数器是否小于 h_total，若是则加一，否则 为 0 /vertical sync if(v_cont=v_front-1) vga_vs = 1b0; /判断显示前沿是否结束，若是则行频率置 0 if(v_cont=v_front+v_sync-1) vga_vs=v_blank) y= v_cont-v_blank; elsey=0; /判断横坐

60、标是否大于消隐值，若大于则根据等式赋值给x，否则置 0 end（5）有效显示标志位程序如下：reg valid_yr; /行显示有效信号always (posedge clk_to_dac)if(v_cont = 10d32) valid_yr = 1b1; else if(v_cont = 10d512) valid_yr = 1b0;wire valid_y = valid_yr;reg valid_r; / vga 有效显示区标志位有效显示区内 valid_r 置高always (posedge clk_to_dac)if(h_cont = 10d141) & valid_y) vali