苏大考研数电3

1、第三章第三章 组合逻辑电路组合逻辑电路3.1 概述概述3.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计3.3 若干常用的组合逻辑电路若干常用的组合逻辑电路3.4 组合电路中的竞争组合电路中的竞争冒险现象冒险现象3-1 3-1 概述概述 电路特点电路特点 功能特点功能特点任意时刻的输出信号只与此时刻的输入信号有关，而与信号作用前电路的输出状态无关 不包含有记忆功能的单元电路，也没有反馈电路。 组合逻辑电路的特点组合逻辑电路的特点数字电路数字电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路3-2 3-2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计3.2.1 组合逻辑电路的分析组合

2、逻辑电路的分析已知组合逻辑电路已知组合逻辑电路写输出逻辑表达式写输出逻辑表达式化简化简分析其功能分析其功能填真值表填真值表分析其功能分析其功能一、一、分析方法分析方法二、举例二、举例解解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简组合逻辑电路如图，试分析其逻辑功能。BAB AY+=BABBAA+=BABA+=2）、根据逻辑表达式列真值表0 00 1 1 01 1A B Y01103）、由真值表分析逻辑功能当AB相同时，输出为0当AB相异时，输出为1异或功能。&YABABAABBAB3.2.2 3.2.2 组合逻辑电路的设计组合逻辑电路的设计 试设计一个三人多数表决电路， 要求提案通过时输出为

3、1，否则为0。一、设计方法一、设计方法（用基本门设计电路） 二、二、 举例举例 1、列真值表、列真值表解：解：2、填卡诺图、填卡诺图 化简逻辑函数化简逻辑函数00010111 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 111100001BC00 01 11 10 01AY用与非门设计逻辑电路根据功能要求填卡诺图化简逻辑函数列真值表写最简与或式用多种基本门设计逻辑电路变为与非与非式 3、 输出函数式输出函数式4、用与门、或门设计电路、用与门、或门设计电路5、用与非门设计电路、用与非门设计电路思考：思考： 若只用二输入与非门设计电路

4、，如何画逻辑图？若只用二输入与非门设计电路，如何画逻辑图？Y=AB+BC+ACACBCABY=提示：的形式画逻辑图。&ABCY&1ABCYY=（AB BC）AC将函数式化为3-3 3-3 若干常用的组合逻辑电路若干常用的组合逻辑电路3-3-13-3-1 编码器编码器3-3-2 3-3-2 译码器译码器3-3-3 3-3-3 数据选择器数据选择器3-3-4 3-3-4 加法器加法器3-3-5 3-3-5 数值比较器数值比较器3-3-6 3-3-6 常用组合逻辑电路的应用常用组合逻辑电路的应用3-3-1 编码器编码器逻辑功能逻辑功能：把输入的每一个高低电平变成对应的二进制代码。一、普通编码器一、普

5、通编码器特点：任何时刻只允许输入一个编码信号，否则输出将发生混乱。1、真值表、真值表3、输出、输出函数式函数式 I3 I2 I1 I0Y1 Y0Y1=I3I2Y1=I3I2Y0=I3I1Y0=I3I1Y1I3I2I1I000011110000111101100XXXXXXXXXXXXY0I3I2I1I000011110000111101010XXXXXXXXXXXX0 1 1 11 0 1 11 1 0 11 1 1 01 11 00 10 02 、卡诺图、卡诺图以两位二进制编码器为例：5、逻辑符号、逻辑符号由逻辑符号知电路的特点： 0编码有效，输出两位二进制原码。4 、 逻辑图逻辑图I3I2

6、I1I0Y1Y04线2线I3I2I1I0Y1Y04线2线&Y1&Y0I3I2I1I02）若电路符号如右表示电路特点为：6、说明、说明1）电路中的I0 端可以去掉，所以， 端叫做“隐含端”I0因为当I3I2I1 = 111时，必然输出0的两位代码00，0编码有效， 输出两位二进制反码。二、优先编码器（二、优先编码器（以以2位二进制编码器为例位二进制编码器为例）特点：允许输入端同时有多个编码信号，但， 电路只对优先权较高的一个进行编码。2. 输出函数式输出函数式1、真值表、真值表输 入输出I3 I2 I1 I0Y1 Y0Y1=I3I20 0 0 00 0 0 00 0 0 01 11X0 0 0

7、00 0 0 0 1 1 1 10 01XY0=I3 I2+I3I10 X X X1 0X X1 10X1 1100 00 11 01 1Y1I3I2I1I00001111000011110Y0I3I2I1I00001111000011110输出反码。要求：要求：I3的优先权最高，I0的优先权最低。3 、逻辑符号、逻辑符号4 、功能表、功能表YS: 选通输出端S: 选通输入端（使能端）YEX：输出扩展端SIYS=SYYSEX=1X X X X1001 1 1 1010有有“0”反码输出反码输出附加的功能端有：0 1 1 1 01 X X X X 1 1 1 10 1 1 1 1 1 1 0 1

8、0 0 X X X 0 1 0 X X0 1 1 0 X 输 入输 出0 0 1 00 1 1 01 0 1 01 1 1 0SI3I2I1I0Y0Y1YEXYSI3I2I1I0Y1Y0SYSYEXI3I2I1I0Y1Y0SYSYEXI3I2I1I0Y1Y0SYSYEX1 11 111注注 意意三、编码器的功能扩展三、编码器的功能扩展（利用（利用 YS 、YEX端）端）试用两片4线2线优先编码器，将A0A7 8个低电平输入信号编为000111 8个3位二进制代码。其中A7的优先权最高，A0的优先权最低。输出原码。1、连线图、连线图（1）片工作时：）片工作时：（2）片不工作）片不工作YS1=1S

9、2=1YEX1=0（1）片输入全）片输入全1不工作时：不工作时：（2）片工作）片工作YS1=0S2=0YEX1=1I3I2I1I0Y1Y0SYSYEX1&Z2Z1Z0A7A6A5A4A3A2A1A0I3I2I1I0Y1Y0SYSYEX（1）（2）可编出可编出 111、110、101、100可编出可编出 011、010、001、0002、工作原理、工作原理此时，此时，Z2=1Z2=0四、常用集成编码器四、常用集成编码器1 1、74LS14874LS1482 2、74LS14774LS147二十进制优先编码器0编码有效输出8421BCD反码10线4线（实为9线4线）没有 I0 端:当I9I1全为1

10、时，输出0000的反码11118线3线优先编码器0编码有效输出3位二进制反码74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS74LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y33-3-2 3-3-2 译码器译码器逻辑功能：逻辑功能：将输入的每个代码分别译成高电平（或低电平）。一、一、 二进制译码器二进制译码器1） 真值表真值表3） 逻辑图逻辑图Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2 S 端为控制端（片选端、使能端）常用有常用有：二进制译码器 、二 十进制译码器 、 显示译码器当S=0时，译码器工作；当S=1时，译码器

11、禁止， 所有的输出端均为0。输入输入输输 出出A1 A0Y3 Y2 Y1 Y0 1 0 0 01 1 0 10 0 0 10 1 0 00 0 1 01 0 0 01、2位二进制译码器位二进制译码器2） 输出表达式输出表达式A11A011S&Y3&Y2&Y1&Y04）逻辑符号）逻辑符号(2线4线译码器)输出0有效的2线4线译码器可用与非门构成，输出1有效5）常用集成）常用集成2线线4线译码器线译码器0m=01AA=1m2Y2m=3Y3m=01AA=74LS139： 双2线4线译码器输出0有效1Y=01AA=01AAY0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y1

12、2Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1输出逻辑表达式2、三位二进制译码器、三位二进制译码器 三位二进制译码器即3线8线译码器，常用3线8线译码器有74LS138逻辑符号逻辑符号（输出0有效）：3、综合、综合1）同理,四位二进制译码器为4线16线译码器2）二进制译码器就是n线2n线译码器， 即，n变量全部最小项的译码器。当控制端S1S2S3=100 时，译码器处工作状态，它能将三位二进制数的每个代码分别译成低电平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0译码器禁止时，所有输出端都输出无效电平 （高电平）。4、译码器的功能扩展、译码器的

13、功能扩展1 1）题意）题意3 3线线88线译码器的真值表线译码器的真值表利用利用D2的的0，使s1=0, (1)片工作；使 s2=1, (2)片不工作。利用利用D2的的1，使s2=0, (2)片工作；使 s1=1, (1)片不工作。2）连线图之一）连线图之一输输 入入输输 出出0 0 01 1 1 11 1 1 01 1 1 11 1 0 11 1 1 11 0 1 11 1 1 10 1 1 11 1 1 01 1 1 11 1 0 11 1 1 11 0 1 11 1 1 10 1 1 11 1 1 1 D2 D1 D0 Z3 Z2 Z1 Z0Z7 Z6 Z5 Z4例： 试用两片2线4线译

14、码器组成3线8线译码器，将输入的 三位二进制代码D2 D1 D0译成8个独立的低点平信号Z7Z0。1D DO OD D1 1D D2 2Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S（1）（2）Z7Z6Z5Z4Z3Z2Z1Z70 0 10 1 00 1 11 0 01 0 11 1 01 1 1二、二二、二十进制译码器十进制译码器 （以8421BCD码的译码器为例）2、结构：4线10线，没有片选端。3、常用集成8421BCD码译码器有74LS042，三、显示译码器三、显示译码器1、七段字符显示器、七段字符显示器（七段数码管）由七个发光二极管组成的数码显示器叫做LED数码管，或LED七段显

15、示器，可以显示十进制数。它有A3A0四个输入端，有Y9Y0十个输出端。3）连线图之二）连线图之二1、功能：能将8421BCD码译成对应的高、低点平。D2D1D0S2(2)S1A1A0(1)S1S2A1A01D2 = 0 时，(1)片工作; D2 = 1 时，(2)片工作.输入端可如图连线：如果译码器的片选端有多个,（图略）等效电路：共阳极，需0驱动共阴极，需1驱动 2 2、 BCDBCD码码七段显示译码器七段显示译码器为了使七段数码管显示BCD代码所表示的十进制数，必须使用显示译码器，显示译码器，将BCD代码译成数码管所需的驱动信号。常用可以驱动共阴极共阴极LEDLED数码管的显示译码器有74

16、LS24874LS248等。LED数码管外形图hagdbcef74LS248A3 A2 A1 A0a b c d e f g+Uabcdefgabcdefg3-3-3 3-3-3 数据选择器数据选择器地址码二、输出表达式二、输出表达式三、逻辑电路图三、逻辑电路图D20 00 11 01 1D0D1D3A1 A0Y数据选择器的功能是从一组数据中选则某个数据输出一、真值表一、真值表1Y&A11A01D D3 3D D2 2D D1 1D D0 0（以四选一数据选择器为例）四、逻辑符号（四、逻辑符号（附加控制端）A1A0四选一D3D2D1D0SYY=A1A0D0 +A1A0D1+A1A0D2 +A1

17、A0D3八选一数据选择器有三位地址码A2A1A0 可在八位数据D7 D0选择某一位。（图略）五、五、 数据选择器功能的扩展数据选择器功能的扩展例： 试用一片双四选一数据选择器74LS153 组成一个八选一数据选择器。解：连接线路如图解：连接线路如图1A21Y常用集成四选一数据选择器有74LS153，内含双四选一电路。当A2=0时，(1)部分电路工作，可在D D0 0 D D3 3 种选择某个数据；（1）（2）A1A0D7D6D5D4D3D2D1D074LS153D22D20D12D10D23D21S2D13D11S1Y2Y1A1A0可在D D4 4 D D7 7中选择某个数据。当A2=1时，(

18、2)部分电路工作，3-3-4 3-3-4 加法器加法器加法器是构成计算机中算术运算电路的基本单元。一、一、1位加法器位加法器1、1位半加器位半加器真值表真值表输出逻辑表达式输出逻辑表达式逻辑图逻辑图S=AB+AB=ABCO=AB0 00 11 01 100101001A BSCO A BSCO逻辑符号逻辑符号=1AB&SCO只能将两个1位二进制数相加，不能将低位的进位信号纳入计算的加法器称为1位半加器。输 入输 出2、1位全加器位全加器能将低位的进位信号纳入计算的加法器称为全加器二、多位加法器二、多位加法器两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器。1、串行进位加法器、串行

19、进位加法器输入输入输出输出A B CA B CI IC CO O S SICBAmmmmS=+=7421IIOACBCABmmmmC+=+=7653CO CIA BS0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11位位全加器全加器真值表真值表1位位全加器全加器输出表达式：输出表达式：逻辑图（略）逻辑图（略）逻辑符号：逻辑符号：00101001100101114位串行进位加法器：10011101111例如做14+7的运算：2、超前进位加法器、超前进位加法器串行进位运算速度慢，用超前进位法可提高运算速度。不片接时,芯片74LS83的CI 端应接低电平.=（1010

20、1）2 = 16+4+1 =（21）10常用4位超前进位加法器有74LS83等。0 01 11 11 10 0(1110)2+(0111)20CO CIA BSCO CIA BSCO CIA BSCO CIA BS74LS83B3B2B1B0A3A2A1A0S3 S2 S1 S0CICO3-3-5 3-3-5 数值比较器数值比较器一、一、1位数值比较器位数值比较器1、真值表、真值表2、输出逻辑表达式、输出逻辑表达式二、多位数值比较器二、多位数值比较器常用多位数值比较器有74LS85，它能进行两个4位二进制数的比较。电路结构不同，扩展端的用法就可能不同，使用时应加以注意。YAB=AB3、逻辑图、

21、逻辑图YA=B=AB+AB不进行片接时，其扩展端应满足：100100100100=YAB=AB+ABY(A=B)(A=B)11A BY(AB)0 00 11 01 1&11&Y(AB)Y(AB)74LS85Y(AB)I(AB)B3B2B1B0A3A2A1A0I(AB)=011AB3-3-6 3-3-6 常用组合逻辑电路的应用常用组合逻辑电路的应用一、译码器的应用一、译码器的应用1、用译码器作数据分配器、用译码器作数据分配器例如用2线4线译码器作数据分配器：A1A0端：地址码输入端端：地址码输入端S 端：端： 数据数据D的输入端的输入端Y3 Y0： 数据输出端数据输出端把数据D=1010依次加在

22、 S 端，1 01 1 1 11 0 1 11 0 1 11 1 1 10 00 11 01 1A1 A0地址码 输出Y2=DY0=DY1 10 01 10 0例如：令地址码A1A0=10 结果只有 Y2=1010功能表功能表DY3Y2Y1Y0A0A1SY1=DY3=D2、用译码器产生任意逻辑函数、用译码器产生任意逻辑函数n线2n线的译码器，可产生不多于n个变量的任意逻辑函数。1）方法步骤）方法步骤2）注意）注意 控制端的条件要满足。函数变量的权位应与所用译码器输入代码的权位相对应； 所用译码器输出1有效时，输出端应附加或门或门； 把原函数化为最小项之和形式；根据函数的变量数 n ， 确定用n

23、线2n线译码器；所用译码器输出0有效时，输出端应附加与非门与非门。假设用图示输出1有效的 3线8线译码器产生此函数，则应将Z式变为如下形式：如果用输出0有效的3线8线译码器74LS138产生此函数，例例1：用译码器产生：用译码器产生 Z=ABC+AB解：解：1ZA AB BC C1 1译码器输出端附加或门即可。则应将Z式变为如下形式：译码器输出端附加与非门即可。Z=ABC+ABC+ABC =m0+m6+m7 Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7= m0 m6 m7Y0 Y6 Y7Y7Y6Y5Y4Y3Y2Y1Y0SA2A1A074LS138Y7Y6Y5Y4Y3Y2Y1Y0S2

24、S3S1A2A1A0ZA A B B C C1 1&例例2： 用一片用一片74LS138实现实现 1位全加器的逻辑功能位全加器的逻辑功能连接线路如图。例例3： 用用1片片74LS139实现实现 1位全加器的逻辑功能。位全加器的逻辑功能。先将双2线4线连接成3线8线 译码器，再产生题示逻辑功能。7421mmmmCIBAS+=、7653mmmmCIBACO+=、已知1位全加器的逻辑表达式为74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&1 1A B CISCO74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S2&1AB CISCO二

25、、数据选择器的应用二、数据选择器的应用具有n位地址码的数据选择器，可以产生不多于n+1个变量的任意逻辑函数。解：解：四选一数据选择器的输出表达式为：例：例： 用四选一数据选择器产生三变量的 逻辑函数 Z=ABC+ABC+ABY=A1A0D0 +A1A0D1 +A1A0D2 +A1A0D3v 将 Z 式写成与 Y 式完全对应的形式：v 对照 Z 式与 Y 式知，只要令：Z =根据根据替代替代关系关系连接连接线路线路A1A0D3D2D1D0SYABC+ AB0+ AB C+ AB1ABC11ZA1=A，A0=B， D0=C， D1=0， D2=C， D3=1数据选择器的输出函数就是 Z 式所表示的

26、逻辑函数三、加法器的应用三、加法器的应用加法器常用来进行代码转换用一片74LS83把 8421BCD码转换成余3码。解：余3码 = 8421BCD + 0011余余 3 码码8421BCD码码用一片74LS83,附加必要的门电路 将8421BCD码转换成2421BCD 码。设计过程见下页所以：如图连接即可。74LS83B3B2B1B0A3A2A1A0S3 S2 S1 S0C ICO0 0 1 1 修正值修正值例例1：例例2：2、修正电路的设计、修正电路的设计 1、真值表（设计一览表）、真值表（设计一览表）74LS83的输入的输入74LS83的输出的输出8421BCDA3A2A1A0修正值B3B

27、2B1B02421BCDS3 S2 S1 S00 0 0 00 0 0 00 0 0 10 0 0 10 0 1 00 0 1 00 0 1 10 0 1 10 1 0 00 1 0 00 1 0 10 1 0 10 1 1 00 1 1 00 1 1 10 1 1 11 0 0 01 0 0 01 0 0 11 0 0 10 0 0 00 0 0 00 0 0 10 0 0 10 0 1 00 0 1 00 0 1 10 0 1 10 1 0 00 1 0 01 0 1 11 0 1 11 1 0 01 1 0 01 1 0 11 1 0 11 1 1 01 1 1 01 1 1 11 1

28、1 10 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 0观察修正值可知：B3=0； B0=0；B2 =B1 =（A3A2A1A0） （A3A2A1A0） m5+m6+m7+m8+m9约束项：m10+m11+m12+m13+m14 +m15 =0解：解：3、修正电路输出逻辑表达式、修正电路输出逻辑表达式已知:B2=B1=m5+m6+m7+m8+m9m10+m11+m12+m13+m14 +m15 =08421BCD码码修正值2421BCD码码1&B2=B1=A3+ A2A0+ A2A17