数字系统仿真vhdl设计第一、二章 EDA与PLD

1、Shanghai Jiao Tong UniversityShanghai Jiao Tong UniversityVHDLSJTU数字系统仿真数字系统仿真VHDLVHDL设计设计陈颖琪 VHDLSJTU2 2第1章EDA技术概述VHDLSJTU3 3第1章 EDA技术概述1.1 EDA技术及其发展概况1.2 EDA技术的基本特征和设计工具1.3 EDA技术的的实现目标和设计流程1.4 硬件描述语言（ Hardware Description Language）概述1.5 EDA技术和ASIC设计1.6 EDA技术的发展趋势VHDLSJTU4 4第1章 EDA技术概述1.1 EDA技术及其发展

2、概况r E Electronic D Design A Automation：电子设计自动化r 是一整套电子系统设计软件工具，由CAD，CAM，CAT，CAE发展而来r 是电子CAD通用软件包，以计算机为平台，融合应用电子技术，计算机技术，智能化技术 r 可辅助进行：v 集成电路（IC）设计v 电子电路设计v PCB设计 r 与微电子技术、计算机技术、设计工艺同步发展。EDA软件-开发环境计算机-开发工具器件FPGA/CPLD-硬件载体硬件描述语言-表达设计意图VHDLSJTU5 5EDA技术的发展阶段r 20世纪7080年代 CAD阶段v孤立的程序，计算机运行速度，存储量，图形功能限制v逻辑

3、仿真、印刷电路板（PCB）、IC版图编辑，CAD概念产生。v 计算，绘图速度受限，程序间数据无统一格式，传输交换不便。r 20世纪80年代后期 EDA发展的中级阶段v 计算机辅助工程（CAE）阶段。v 电路仿真，IC布图，IC版图参数提取，PCB布图检验，设计文档制作。v 与初期比，简单的图形编辑+电路功能设计和图形设计v 通过电气功能网表将两者联系在一起，实现工程设计。VHDLSJTU6 6EDA技术的发展r 20世纪90年代以后是设计自动化EDA阶段v电子系统：朝着多功能、高速度、智能化的方向发展，要求IC设计短时间内高效完成；v 集成度的提高，使复杂电子系统可在一个集成电路芯片上实现，要

4、求EDA技术从电子系统的功能和行为描述开始，综合设计出逻辑电路，并自动地映射到可供生产的IC版图。v 这一高级设计技术让EDA真正进入了自动化时代。r 进入21世纪后，EDA技术开始进如一个崭新的时代，突出表现在以下几个方面： VHDLSJTU7 7EDA技术的发展1、电子技术各个领域全面融入EDA技术，除了数字电子技术之外，传统电路系统设计建模理念系统设计建模理念发生重大变化：软件无线电技术、硬件描述语言的表达和设计标准化、可编程器件的出现，数字信号处理和图像处理的全硬件实现方案的推出，软硬件技术的进一步融合等等。2、IPIP（Intellectual Property 知识产权）核得到广泛

5、应用，基于基于IPIP核核的的SOCSOC（System on Chip片上系统）技术日趋成熟，电子设计的知识产权得到表达和确认。3、FPGAFPGA实现实现DSPDSP成为可能，使得基于FPGA的高速数字信号技术得以实现4、嵌入式微处理器软核嵌入式微处理器软核推出，FPGA、CPLD的规模越来越大，让SOPC（可编程片上系统）技术进入大规模应用，在一片FPGA上实现完备的DSP系统成为可能。5、在仿真和设计两方面支持HDL（硬件描述语言）的EDAEDA软件软件不断推出，系统级，行为级HDL让复杂的电子系统设计和验证趋于简单。6、EDA技术加快了电子设计领域各学科之间的渗透和融合各学科之间的渗

6、透和融合 ：模拟数字，软件硬件，系统器件，ASIC/FPGA，行为与结构，标准单元库/IP核VHDLSJTU8 8EDA技术的基本特征1.2 EDA技术的基本特征和设计工具1.2.1 基本特征1、 硬件描述语言设计输入2、“自顶而下”设计方法3、 逻辑综合和优化4、 开放性和标准化5、 库（Library）VHDLSJTU9 9EDA设计工具1.2.2 EDA设计工具1、设计输入工具（编辑器）文字编辑器：数字电路 VHDL，Verilog，模拟电路 SPICE图形编辑器：版图几何图形，硬件系统方框图，原理图 典型的原理图输入工具至少应该包括以下三个方面： （1） 基本单元符号库：图形符号和仿真

7、模型（2） 原理图编辑的编辑功能（3） 产生网表的功能2、设计仿真工具（仿真器） 模拟器 3、检查/分析工具版图，逻辑连接，时序分析 CadenceVHDLSJTU1010EDA设计工具4、 优化/综合工具高层次-低层次，行为-结构 Synopsys：DC5、 布局和布线工具（适配器） 针对具体器件 6、 下载工具（编程器） 将设计适配后输出的文件下载到PLD器件，实现硬件7、 PCB设计工具Protel8、 模拟电路仿真工具SPICEVHDLSJTU1111EDA设计工具r 一些IC前端设计工具（1）代码输入： 语言输入： Summit VisualHDL Summit Renior Men

8、tor 图形输入： composer Candence Viewlogic Viewdraw （2）电路仿真：数字电路仿真 Verilog： VCS Synopsys VerilogXL Candence modle-sim Mentor Vhdl： VSS Synopsys NCvhdl Candence modle-sim Mentor 模拟电路仿真 Hsipce Synopsys Spectre Simulator ，Pspice Cadence SmartSpice Silvaco （3）逻辑综合： DC Expert Synopsys BuilderGates Cadence Bla

9、ster RTL Magama Synplify PRO Synplify VHDLSJTU1212EDA技术优势1.2.3 EDA技术的优势1、采用硬件描述语言，便于复杂系统的设计2、强大的系统建模和电路仿真功能3、具有自主的知识产权4、开发技术的标准化和规范化5、全方面利用计算机的自动设计、仿真和测试技术6、对设计者的硬件知识和硬件经验要求低 VHDLSJTU1313EDA技术实现目标1.3 EDA技术的的实现目标和设计流程1.3.1 实现目标四个应用领域：1、 印刷电路板设计（PCB）2、 集成电路设计（IC或ASIC）3、 可编程逻辑器件设计（FPGA/CPLD)4、 混合电路设计v

10、不同学科：电子技术-非电子技术v 不同模式：模拟电路-DSP、电路级-器件级、v 不同层次：行为级，寄存器级，门级，开关级混合设计 VHDLSJTU1414EDA技术应用层次和范畴EDA工具数字系统模块化设计数字电路设计FPGA设计PCB设计ASIC版图设计混合电路设计模拟电路设计器件模型库系统仿真系统级电路级物理实现级VHDLSJTU1515EDA技术主要流程1.3.2 EDA设计的主要流程VHDLSJTU1616数字集成电路设计流程文档子系统行为级描述RTL逻辑图布尔表达式门级网表电路表示到几何表示转化形成掩模版图VHDLSJTU1717模拟集成电路的设计流程VHDLSJTU1818硬件描

11、述语言1.4硬件描述语言 Hardware Discription Language可以描述硬件电路的功能，信号连接关系及定时（时序）关系的语言，形式化方法描述数字电路和设计数字电路系统的语言。r VHDLv1983，美国国防部发起创建。v1987，1993，2002 IEEE标准 1076v描述数字系统的结构，行为，功能和接口。v 除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDLSJTU1919VHDLVHDL的程序结构特点特点：v 更强的行为描述能力；v 是设计语言，标准网表格式，也是仿真语言；v 实体，程序包，库概念支持大规模

12、设计，利用已有设计重用；v 可利用EDA工具进行综合，生成电路；v 与具体硬件结构和实现工艺无关VHDLSJTU2020Verilog rVerilog HDL v 1983Gateway Design Automationv 1989Candence purchased Gatewayv 1990Candence released Verilog to publicv 1995 IEEE Verilog 1364 1995v 2001 IEEE Verilog 1364 2001Verilog HDL是在C语言基础上发展而来的HDL，简洁，高效，易用Verilog HDL和VHDL是目前世界

13、上最流行的两种硬件描述语言VHDLSJTU2121ABEL-HDLr ABEL-HDLABEL设计语言是一种最基本的HDL，与VerilogHDL属于同一级别，但其特性和受支持程度远不如Verilog。ABEL从PLD设计中发展而来Verilog从IC设计中发展而来特点：格式简洁，编译要求宽松。应用场合越来越少VHDLSJTU2222不同层次的描述方式设计层次行为描述结构描述系统级 system level系统算法系统逻辑框图RTL级 （寄存器传输级）register transfer level数据流图，真值表，状态机寄存器，ALU，ROM 等分模块描述门级 gate-level布尔方程，真

14、值表逻辑门，触发器，锁存器构成的逻辑图版图级 layout-level几何图形图形连接关系VHDLSJTU2323HDL比较r Verilog 和 VHDL的比较 二者主要区别在逻辑表达描述级别：vVHDL： 更适合于行为级描述，适用于电路高级建模，较适合于FPGA/CPLD目标器件设计。入门相对较难，熟悉后设计效率高于verilogvVerilog：RTL级硬件描述语言，适合于RTL级和更低层次的门电路级描述，更适合于直接的集成电路或ASIC设计。易学易用，入门容易 VHDLSJTU2424EDA技术和ASIC设计r 1.5 EDA技术和ASIC设计r 1.5.1 ASIC的特点和分类v A

15、SIC(Application Specific Integrated Circuit)专用集成电路v 应专门用户要求和特定应用领域的需要而设计、制造的集成电路。v 特点：面向特定用户的需求，批量生产时与通用IC相比体积更小、功耗更低、可靠性高、性能高、保密性强、成本低。VHDLSJTU2525数字集成电路分类r 数字集成电路分类数字集成电路标准电路用户定制电路RAM，ROM，SSI，LSI，如74系列，CMOS软件组态的微处理器，CPU，DSP，PLC全定制电路半定制电路门阵列标准单元阵列可编程器件PLDPROM，PLA，PAL，GAL，CPLDFPGAVHDLSJTU2626ASIC特点和

16、分类r ASIC分类 1.按功能分v 数字v 模拟v 数模混合v 微波2.按使用材料v 硅 最常用，数字/模拟/数模混合ASIC MOS型 70%，双极型 16%，BiCMOS型 11%v 砷化镓 高速 抗辐射 工作温度宽，微波ASICVHDLSJTU2727ASIC特点和分类3.按设计方法v全定制，各层掩模按特定电路功能专门制造v半定制，有约束性的设计 门阵列：预先制好的硅阵列，包含基本逻辑门和触发器，片上留有布线区 标准单元：将预先配置好的经过测试有一定功能的逻辑块作为标准单元，存放在数据库，供设计时调用，在版图级完成与电路一一对应的最终设计 PLDVHDLSJTU2828ASIC设计方法

17、r 1.5.2 ASIC的设计方法VHDLSJTU2929IPIP核概念与核概念与SOCSOC设计设计r 1.5.3 IP1.5.3 IP核复用技术与核复用技术与SOCSOC设计设计1 1、IP核的基本概念v IP，原意知识产权，著作权。v 在IC设计领域，可理解为用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。v 与IC工艺无关，可以移植到不同的半导体工艺中v IC设计复用：复用以前的IP，利用已有的或第三方IP作为宏单元进行系统集成，形成完整的系统。 VHDLSJTU3030IP核种类r IP核种类-硬核，固核，软核v 硬核 以版图形式描述 基于一定设计工艺，设计者不能修改，

18、系统设计布局布线难，灵活性较差 有效保护知识产权v 固核 由RTL描述和可综合的网表组成 可在系统级重新布局布线，按规定增减部分功能 实现技术不能更改，不同厂家固核不能互换，灵活性较差v 软核 完全用HDL语言描述 与实现技术无关，可按需要进行修改 可在系统设计中重新布局布线灵活性较大 时序不确定，增加系统设计后测试的难度VHDLSJTU3131IP核内容r IP核内容v 功能描述文件 说明IP功能时序要求v 设计实现文件 具体设计v 设计验证文件 仿真验证用v 综合描述文件 指导软核综合VHDLSJTU3232SOC设计2、SOC设计v System on Chip，系统级芯片,片上系统v

19、是一个有专用目标的集成电路,包含功能完整的一个系统并有嵌入软件的全部内容。v 也是一种技术,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。VHDLSJTU3333基于IP模块的SOC设计方法含时序的全功能指令集，体系结构总线功能时序模型测试模型平面物理模型电规则检查周期精度的全功能IP模块设计IP模型生成设计修正r 基于IP模块的SOC设计方法v 采用自顶向下的设计和综合技术，大量IP模块的复用集成为特点功能设计详细时序设计物理设计系统级芯片软件设计IP模块设计IP验证模型层次IP模块集成使用VHDLSJTU3434基于IP的SoC设计的关键技术r 基于IP的SoC设计的关

20、键技术v 系统级设计方法总线架构技术、软硬件协同设计技术v IP核的设计和使用设计，测试，验证技术、仿真技术，低功耗设计技术v超深亚微米集成电路设计实现技术 v 此外还要做嵌入式软件移植、开发研究,是一门跨学科的新兴研究领域。vIP核可复用技术是SOC设计中关键，和保证系统及芯片开发效率和质量的重要手段。r SoC的实现v 全定制ICv FPGA/CPLD SOPC： System on Programmable Chip 可编程片上系统VHDLSJTU3535EDA技术的发展趋势r 1.6 EDA技术的发展趋势1、高性能EDA工具将得到进一步发展 新的系统级设计设计和验证语言,混合仿真工具

21、system C/system verilog/ C/C+ 2、EDA技术将使ASIC和FPGA逐步走向融合许多PLD公司为ASIC提供FPGA内核，可用于修改设计问题，提高ASIC设计灵活性3、EDA技术的应用领域越来越广泛VHDLSJTU3636第2章可编程逻辑器件基础VHDLSJTU3737第2章 可编程逻辑器件基础r 2.1 PLD入门r 2.2基于乘积项（Product-Term ）的PLD的基本结构原理r 2.3基于查找表（look up table）的FPGA的基本结构原理r 2.4PLD的基本资源r 2.5PLD的编程元件r 2.6 PLD的设计开发流程和开发工具r 2.7 C

22、PLD/FPGA厂商r 2.8 CPLD/FPGA比较VHDLSJTU3838第2章 可编程逻辑器件基础2.1可编程逻辑器件入门r PLD 可编程逻辑器件（Programable Logic Device）r FPGA 现场可编程门阵列（Field Programable Gate Array)v 两者的功能基本相同，只是实现原理略有不同，可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。r CPLD复杂可编程逻辑器件（Complex Programable Logic Device）VHDLSJTU3939RDD Q QSD第2章 可编程逻辑器件基础PLDLogicAmoebaP

23、rogrammablelogicdeviceVHDLSJTU4040r 2.1.1 可编程逻辑器件发展历程v Programmable logic device 低密度 20世纪70年代PROM和PLA programmable logic array， Fuse熔丝编程结构 70年代末 AMD PAL programmable array logic 80年代初 Lattice GAL generic array logic， E2PROM技术高密度 80年代中 Altera EPLD erasable programmable logic device， E2PROM or Flash t

24、echnology Xilinx FPGA field programmable gate array， SRAM technology 90年代 CPLD，complex PLD,Lattice提出ISP技术 近年 SOPC技术，高度集成化第2章 可编程逻辑器件基础VHDLSJTU4141r 2.1.2 PLD器件的分类 1）PLD器件的分类按集成度低密度 500-750门以下vPROM,EPROM,EEPROM,PAL,PLA,GALv只能完成较小规模的逻辑电路高密度，已经有超过400万门的器件vEPLD ,CPLD,FPGAv可用于设计大规模的数字系统集成度高，甚至可以做到SOC（Sys

25、tem On a Chip）PLD器件的分类按集成度VHDLSJTU4242PLD器件的分类按编程工艺2）PLD器件的分类按编程工艺v 熔丝或反熔丝编程器件Actel的FPGA器件 体积小，集成度高，速度高，易加密，抗干扰，耐高温 只能一次编程，在设计初期阶段不灵活v SRAM大多数公司的FPGA器件 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序v ROM大多数CPLD器件 基于EPROM，EEPROM或FLASH 可反复编程 不用每次上电重新下载，但相对速度慢，功耗较大VHDLSJTU43433)PLD器件的分类按器件结构v 基于乘积项（基

26、于乘积项（Product-Term)的的PLD结构结构 与或阵列 通过修改固定内部电路的逻辑功能来编程，实现“积之和”形式的布尔逻辑函数 大部分PLD，CPLDv 基于查找表（基于查找表（LUT，LookUpTable)的的PLD结构结构 类似门阵列，由简单查找表组成可编程逻辑门，在构成阵列形式 通过改变内部连线的布线来编程 大多数FPGAPLD器件的分类按器件结构VHDLSJTU4444第2章 可编程逻辑器件基础r 2.1.3 PLD器件的优势1、缩短研制周期用FPGAPLD 试制样片，快速占领市场。 2、降低设计成本出厂前做过测试，不需设计人员承担投片风险和费用，在实验室就可以通过相关的软

27、硬件环境来完成芯片的最终功能设计。 3、提高设计灵活性可反复地编程、擦除、使用，或在外围电路不动的情况下用不同软件就可实现不同功能。 4 、 FPGACPLD规模越来越大，实现的功能越来越强，可实现系统集成。VHDLSJTU4545第2章 可编程逻辑器件基础r 2.2 基于乘积项（Product-Term ）的PLD器件的基本结构原理器件名与阵列或阵列输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可组态VHDLSJTU4646第2章 可编程逻辑器件基础r 电路符号VHDLSJTU4747第2章 可编程逻辑器件基础r PROM实现的函数为：实现的函数为：

28、BABAF1BABAF2BAF3VHDLSJTU4848I5I4O0I3I2I1I0O1O2O3Programmable AND arrayProgrammableOR arrayIndicatesprogrammableconnectionIndicatesfixedconnectionI5I4O0I3I2I1I0O1O2O3Programmable AND arrayFixed OR arrayO0I3I2I1I0O1O2O3Fixed AND arrayProgrammableOR array与或阵列 均可编程与阵列 可编程 或阵列 固定或阵列 可编程 与阵列 固定第2章 可编程逻辑器件

29、基础VHDLSJTU4949第2章 可编程逻辑器件基础r GALBlock Diagramv EEPROM工艺v 与或阵列v 输出逻辑宏单元，多种组态 组合逻辑I/O 寄存器I/OVHDLSJTU5050ispGAL22V10A 的每个输出宏单元有2个主要功能模式：寄存器IO；组合逻辑输出模式和极性由 2个bit (S0 and S1)控制，通过逻辑编译器可进行设置OLMC Output Logic MacrocellVHDLSJTU5151 以MAX7000系列为例基于乘积项的基于乘积项的CPLD内部结构内部结构VHDLSJTU5252 宏单元宏单元 MacrocellVHDLSJTU535

30、3r 组合逻辑输出(AND3的输出)：v f=(A+B)*C*(!D)=A*C*!D + B*C*!D (!D表示D的“非”） 乘积项结构积项结构PLD的逻辑实现逻辑实现原理fVHDLSJTU5454r 实现组合逻辑f: A,B,C,D由PLD的管脚输入后进入可编程连线阵列（PIA)，在内部产生A,A反,B,B反,C,C反,D,D反8个输出。图中x表示相连（可编程熔丝导通），得到：f= f1 + f2 = (A*C*!D) + (B*C*!D) r DFF：用宏单元中的可编程D触发器实现r CLK：走芯片的全局时钟专用通道，直接连接到DFF时钟端。r DFF的输出与I/O脚相连，把结果输出到芯

31、片管脚。乘积项结构乘积项结构PLD的逻辑实现原理的逻辑实现原理VHDLSJTU5555r 简单电路：只需一个宏单元就可以完成，如前例。r 复杂电路：一个宏单元不能实现，可通过并联扩展项并联扩展项和和共享扩展项共享扩展项连接多个宏单元，宏单元的输出也可连接到PIA，再做为另一个宏单元的输入。从而实现更复杂逻辑实现更复杂逻辑。r 这种基于乘积项的PLD基本都是由EEPROM和Flash工艺制造的，一上电就可以工作，无需其他芯片配合。乘积项结构乘积项结构PLD的逻辑实现原理的逻辑实现原理VHDLSJTU56562.3 基于查找表的FPGA结构原理采用这种结构的PLD芯片也称之为FPGA：如Alter

32、a的APEX，Stratix系列,Xilinx的Spartan,Virtex系列等。r 查找表（Look-Up-Table)：LUT本质上是一个RAMr 目前FPGA中使用4或6输入LUT，所以每一个LUT可以看成一个有4或6位地址线的16x1（或64x1）的RAM。r 通过原理图或HDL语言描述的逻辑电路，PLD/FPGA软件会自动计算其所有可能的结果，并将其事先写入RAM。每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容输出即可。基于查找表（基于查找表（LUT)的的FPGA的结构的结构VHDLSJTU5757r 一个4输入与门的例子实际逻辑电路LUT的实现方式 a,

33、b,c,d 输入逻辑输出地址RAM中存储的内容00000000000001000010.0.01111111111 查找表（查找表（Look-Up-Table)的原理与结构的原理与结构VHDLSJTU5858r xilinx Spartan-II的内部结构xilinx Spartan-II 芯片内部结构Slices结构基于查找表（基于查找表（LUT)的的FPGA的结构的结构VHDLSJTU5959r Spartan-II主要包括v CLBs，I/O块，RAM块和可编程连线（未表示出）。r 在spartan-II中，v 一个CLB包括2个Slicesv 每个slices包括2个LUT，2个触发器

34、和相关逻辑。r Slices可看作是SpartanII实现逻辑的最基本结构单元 (xilinx其他系列，如SpartanXL,Virtex的结构与此稍有不同，具体请参阅数据手册）基于查找表（基于查找表（LUT)的的FPGA的结构的结构VHDLSJTU6060r altera的FLEX/ACEX等芯片的结构 altera FLEX/ACEX 芯片的内部结构基于查找表（基于查找表（LUT)的的FPGA的结构的结构VHDLSJTU6161 逻辑单元（LE）内部结构基于查找表（基于查找表（LUT)的的FPGA的结构的结构VHDLSJTU6262r FLEX/ACEX的结构：LAB，I/O块，RAM块（

35、未表示出）和可编程行/列连线。r 在FLEX/ACEX中，v 一个LAB包括8个逻辑单元（LE）v 每个LE包括一个LUT，一个触发器和相关的逻辑。v LE是FLEX/ACEX芯片实现逻辑的最基本结构(altera其他系列，如APEX的结构与此基本相同，具体请参阅数据手册）基于查找表（基于查找表（LUT)的的FPGA的结构的结构VHDLSJTU6363r 我们仍以这个电路为例。组合逻辑：A,B,C,D由FPGA芯片的管脚输入后进入可编程连线，然后作为地址线连接到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出。r D触发器：利用LUT后面D触发器来实现。r C

36、LK：由I/O脚输入后进入芯片内部的时钟专用通道，直接连接到DFF的时钟端。r DFF的输出与I/O脚相连，把结果输出到芯片管脚。查找表结构的查找表结构的FPGA逻辑实现原理逻辑实现原理VHDLSJTU6464r 对于一个LUT无法完成的电路，通过进位逻辑将多个单元相连，可以实现复杂的逻辑。r 由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。 r 也有少数FPGA采用

37、反熔丝或Flash工艺，对这种FPGA，就不需要外加专用的配置芯片。查找表结构的查找表结构的FPGA逻辑实现原理逻辑实现原理VHDLSJTU6565r 随着技术的发展，在2004年以后，一些厂家推出了一些新的PLD和FPGA，这些产品模糊了PLD和FPGA的区别。r 例如：v Altera 的MAXII系列PLD，基于FPGA（LUT）结构，集成配置芯片于PLD，在本质上是一种在内部集成了配置芯片的FPGA，但由于配置时间极短，上电就可以工作，所以对用户来说，感觉不到配置过程，可以象传统的PLD一样使用，容量和传统PLD类似，所以altera把它归作PLD。v Lattice的XP系列FPGA

38、，同样将外部配置芯片集成到内部, 在使用方法上和PLD类似，但是容量大，性能和传统FPGA相同，也是LUT架构，所以Lattice仍把它归为FPGA。其他其他结构结构类型的类型的FPGA和和PLDVHDLSJTU6666第2章 可编程逻辑器件基础r 2.4 可编程逻辑器件的基本资源r 2.4.1 可编程功能单元v RAM查找表v 基于多路开关的功能单元v 固定功能单元r 2.4.2 可编程输入输出单元r 2.4.3 可编程布线资源v 长线 直线连线v 通用内部连线v 开关矩阵v 可编程连接点r 2.4.4 片内RAM（块式、分布式）VHDLSJTU6767第2章 可编程逻辑器件基础r 2.5

39、可编程逻辑器件的编程元件非易失v 熔丝型开关 一次编程v 反熔丝开关 一次编程 军品v 浮栅编程元件 多次编程 EPROM EEPROM Flash Memory易失 多次编程v 基于SRAM编程元件VHDLSJTU6868每个编程互联节点上有熔丝需要连接，保留熔丝若需断开，则用比工作电流大得多的编程电流烧断熔丝一次性编程熔丝占芯片面积较大基于熔丝（基于熔丝（FUSE）VHDLSJTU6969基于熔丝（基于熔丝（FUSE）VHDLSJTU7070antifusepolysiliconONOdielectricn+ antifusediffusion2l核心：介质未编程时开关呈高阻（例如一对反向

40、串联的肖特基二极管），当编程电压加在开关上将介质击穿后（使一个二极管永久性击穿而短路），开关呈现导通状态。熔丝：PROMPAL反熔丝：ActelFPGA基于反熔丝（基于反熔丝（ANTI-FUSE）VHDLSJTU71710 V25 V0 VDSRemoving programming voltage leaves charge trapped5 V22.5 V5 VDSProgramming results inhigher VT.20 V10 V 5 V20 VDSAvalanche injection浮栅晶体管编程：利用浮栅存储电荷来保存数据非易失可重复擦除器件： GAL，CPLDEPRO

41、M 紫外线擦除基于浮栅晶体管编程基于浮栅晶体管编程VHDLSJTU7272 Control gateerasurep-substrateFloating gateThin tunneling oxiden1sourcen1drainprogrammingEEPROM电擦除 FlashROM 快速电擦除 FLASH EEPROMVHDLSJTU7373WLBLVDDM5M6M4M1M2M3BLQQConfig. ControlRead/Write. ControlData IOSRAM，静态配置存储器，易失元件， Xilinx FPGA每次加电必须重新配置， 方便在线重置基于SRAM编程VHDL

42、SJTU7474第2章 可编程逻辑器件基础r 2.6 可编程逻辑器件的设计开发流程和开发工具r 2.6.1 设计流程VHDLSJTU7575设计流程设计流程 架构设计r 产生设计文档 非常重要非常重要v 器件设计目标说明 与上层或整个系统关系描述v 器件外部接口v 器件结构图 structural diagramv 器件完整系统的工作方法，原理描述 operation algorithmv 其内部各个子模块结构功能描述 I/O信号定义 结构 structural diagram 工作原理 功能或行为描述 operation algorithmv 与软件接口定义VHDLSJTU7676r 设计输

43、入v 原理图 适合描述连接关系和接口关系，直观，对表现层次结构，模块化结构更为方便 要求设计工具提供必要元件库或逻辑宏单元 设计可重用性可移植性差一些v HDL文本 逻辑描述能力强 描述接口连接关系不如图形方式直观 是基本，有效，通用的输入方法一般的，PLD设计采用层次化设计方法，顶层设计描述器件总体功能，常使用图形法；底层设计描述器件最基本的功能模块，常用HDL描述。设计流程设计流程 设计输入VHDLSJTU7777r 设计综合：是将HDL描述与硬件结构挂钩，将软件转化为硬件电路的关键步骤。有三种形式：v 行为综合：从算法表示，行为描述转换到寄存器传输级（RTL），即从行为描述转换到结构描述

44、v 逻辑综合：RTL级描述转换到逻辑门级（含触发器）v 版图综合/结构综合：从逻辑门表示转换到版图表示，或转换到PLD器件的配置网表表示 v 综合时要给定最后实现的硬件结构参数，综合的功能就是将软件描述与给定的硬件结构用某种网表文件网表文件的方式对应起来，成为相应的映射关系。显然映射不是唯一的，为达到速度，面积，性能优化，常需要对综合加以约束，称为综合约束。设计流程设计流程 设计综合VHDLSJTU7878设计流程设计流程 设计综合要点FPGA/IC硬件结构参数HDL描述的电路电路网表约束条件速度/面积/性能优化综合工具VHDLSJTU7979r 布局布线v 适配器：结构综合器，将由综合器产生

45、的网表文件配置于指定的目标器件中，产生最终的下载文件。适配所选定的目标器件必须与综合时指定的目标器件相同。v EDA软件中综合器可由第三方EDA公司提供， 而适配器则需要由CPLD/FPGA供应商提供。因为适配器适配对象直接与器件结构细节相对应。v 适配后可利用适配所产生的仿真文件作精确时序仿真，同时产生可用于编程的文件设计流程设计流程 布局布线 VHDLSJTU8080r 时序与功能仿真v 仿真：编程下载前利用EDA工具对适配生成的结果进行模拟测试，对电路进行功能验证。v 功能仿真：不考虑信号延时等因素，也叫前仿真前仿真v 时序仿真：选择了具体器件并完成了布局布线后进行，包含定时关系，是接近

46、真实器件运行特性的仿真，精度高。也叫后仿真后仿真v 不同器件内部延时不一样，不同布局布线会对延时造成很大影响，有必要作后仿真，以分析电路的情势关系，估计设计的性能设计流程设计流程 时序与功能仿真VHDLSJTU8181r 编程下载和硬件测试v 下载：把适配后生成的下载或适配文件，通过编程器或编程电缆装入FPGA/CPLD中。 将基于EEPROM等工艺的非易失结构的CPLD器件的下载称为编程编程（program） 基于SRAM工艺结构的FPGA器件的下载成为配置配置（configure） 对于反熔丝结构和Flash结构的FPGA的下载，以及对FPGA 的专用配置ROM的下载仍称为编程。v 编程方

47、式 ISP 在系统编程 专用编程器 现在的编程器一般都支持在系统编程，设计数字系统和做PCB板时应预留好器件的下载接口设计流程设计流程 编程下载和硬件测试VHDLSJTU8282第2章 可编程逻辑器件基础r 2.6.2 CPLD/FPGA开发工具1、设计输入编辑器原理图ViewDrawOrcadCapture状态图波形图HDL文本UltraEditAldecActiveHDL结合MentorHDLDesignerSeriesVHDLSJTU8383第2章 可编程逻辑器件基础2、HDL 综合器 FPGA综合器Synopsys:FPGACompiler，DC-FPGASynplicity:SynplifyProMento