数字模拟电路简明教程(第三版)第三章

1、第三章一、组合电路的特点一、组合电路的特点= F0（I0、I1, In - - 1）= F1（I0、I1, In - - 1）= F1（I0、I1, In - - 1）)( )(nntIFtY 1. 逻辑功能特点逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。状态，而与原来的状态无关。2. 电路结构特点电路结构特点(1) 输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路电路(2) 不包含记忆性元件不包含记忆性元件( (触发器触发器) )，仅由，仅由门电路门电路构成构成I0I1In-1Y0Y1Ym-1组合逻

2、辑组合逻辑电路电路二、组合电路逻辑功能表示方法二、组合电路逻辑功能表示方法真值表，卡诺图，逻辑表达式，时间图真值表，卡诺图，逻辑表达式，时间图( (波形图波形图) )三、组合电路分类三、组合电路分类1. 按逻辑功能不同：按逻辑功能不同：加法器加法器 比较器比较器 编码器编码器 译码器译码器 数据选择器和分配器数据选择器和分配器 只读存储器只读存储器2. 按开关元件不同：按开关元件不同：CMOS TTL3. 按集成度不同：按集成度不同：SSI MSI LSI VLSI第三章 组合逻辑电路第一节第一节 组合电路的分析和设计组合电路的分析和设计第二节第二节 加法器和数值比较器加法器和数值比较器第三节

3、第三节 译码器和编码器译码器和编码器第四节第四节 数据选择器和数据分配器数据选择器和数据分配器第五节第五节 用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数第六节第六节 只读存储器只读存储器第七节第七节 组合电路中的竞争与冒险组合电路中的竞争与冒险3. 1 组合电路的分析方法和设计方法组合电路的分析方法和设计方法3. 1. 1 组合电路的基本分析方法组合电路的基本分析方法一、一、分析步骤分析步骤逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能分析目的：分析目的：(1) 确定输入变量不同取值时功能是否满足要求；确定输入变量不同取值时功能是否满足要求；(3) 得

4、到输出函数的标准与或表达式，以便用得到输出函数的标准与或表达式，以便用 MSI、 LSI 实现；实现；(4) 得到其功能的逻辑描述，以便用于包括该电路的系得到其功能的逻辑描述，以便用于包括该电路的系 统分析。统分析。(2) 变换电路的结构形式变换电路的结构形式( (如：如：与或与或 与非与非-与非与非)；二、二、分析举例分析举例 例例1 1 分析图中所示电路的逻辑功能分析图中所示电路的逻辑功能CABCBABCAABCY CBAABC CBAABC 表达式表达式真值表真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能

5、功能判断输入信号极性是否相同的电路判断输入信号极性是否相同的电路 符合电路符合电路YABC&1 解解 例例 2 分析图中所示电路的逻辑功能，输入信号分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。是一组二进制代码。&ABCDY 解解 1. 逐级写输出函数的逻辑表达式逐级写输出函数的逻辑表达式ZXBABABAZ CZCZCZX DXDXDXY &ABCDYZX2. 化简化简BABABABABAZ ABCCBACBACBACZCZX DCABCDBABCDADCBA DABCDCBADCBADCBADXDXY 3. 列真值表列真值表A B C DA B C DYY0 0 0 0

6、0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111000000004. 功能说明：功能说明：当输入四位代码中当输入四位代码中 1 的个数为奇数时输出的个数为奇数时输出为为 1，为偶数时输出为，为偶数时输出为 0 检奇电路检奇电路。DCABCDBABCDADCBA DABCDCBADCBADCBADXDXY 例例 3 分析图中所示电路的逻辑功能。分析图中所示电路的逻辑功能。 例例 4 分析图中所示电路的逻辑功能。分析图中所

7、示电路的逻辑功能。 例例 5 分析图中所示电路的逻辑功能。分析图中所示电路的逻辑功能。3.1.2 组合电路的基本设计方法组合电路的基本设计方法一、一、 设计步骤设计步骤逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或变换化简或变换画逻辑图画逻辑图逻辑抽象：逻辑抽象：1. 根据根据因果关系因果关系确定输入、输出变量确定输入、输出变量2. 状态赋值状态赋值 用用 0 和和 1 表示信号的不同状态表示信号的不同状态3. 根据功能要求列出根据功能要求列出真值表真值表 根据所用元器件根据所用元器件( (分立元件分立元件 或或 集成芯片集成芯片) )的情况将的情况将函数式进行化简或变换。函数式进行化

8、简或变换。化简或变换：化简或变换：（1）设定变量：）设定变量：二、二、 设计举例设计举例 例例 3 设计一个表决电路，要求输出信号的电平与设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。三个输入信号中的多数电平一致。 解解 输入输入 A、B、C ， 输出输出 Y（2）状态赋值：）状态赋值：A、B、C = 0 表示表示 输入信号为低电平输入信号为低电平Y = 0 表示表示 输入信号中多数为低电平输入信号中多数为低电平1. 逻辑抽象逻辑抽象A、B、C = 1 表示表示 输入信号为高电平输入信号为高电平Y = 1 表示表示 输入信号中多数为高电平输入信号中多数为高电平2. 列真值

9、表列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113. 写输出表达式并化简写输出表达式并化简ABCCABCBABCAY 最简与或式最简与或式最简与非最简与非-与非式与非式ABACBCY ABACBC CABCBABC ABACBC 4. 画逻辑图画逻辑图 用与门和或门实现用与门和或门实现ABACBCY ABYC&ABBC1&AC 用与非门实现用与非门实现 ABACBCY &例例4 4：半加器的设计半加器的设计（3）列真值表）列真值表2.写表达式并进行化简写表达式并进行化简3.逻辑图逻辑图 输入输入 输出输出被加数被加数A 加数加数

10、B 和和S 进位进位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1ABCBABABAS4.4.逻辑符号逻辑符号不考虑进位的两个一不考虑进位的两个一位二进制数相加。位二进制数相加。1.逻辑抽象逻辑抽象（1）设定变量：）设定变量：用用A、B分别表示加数和被加数，分别表示加数和被加数，S、C分别表示和和进位。分别表示和和进位。（2）状态赋值：）状态赋值：用用0和和1分别表示高电平和低电平。分别表示高电平和低电平。ABCABB ABASABCBABABAS将用将用“异或异或”门门实现的半加器改为用实现的半加器改为用“与非与非”门门实现实现函数表达式变换形式：函数表达式变换形式：用用

11、“与非与非”门实现半加器逻辑图如图所示：门实现半加器逻辑图如图所示： 例例5 5 设计一个监视交通信号灯工作状态的逻辑电设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。为故障状态，发出报警信号，提醒有关人员修理。 解解 1. 逻辑抽象逻辑抽象输入变量：输入变量：1 - 亮亮0 - 灭灭输出变量：输出变量：R（红红）Y（黄黄）G（绿绿）Z（有无故障有无故障）1 - 有有0 - 无无列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11

12、1 01 1 1100101112. 卡诺图化简卡诺图化简RYG0100 01 11 1011111YGRGRYGYRZ YGRGRYGYRZ 3. 画逻辑图画逻辑图&1&111RGYZ例例6 6：试将试将8421BCD码转换成余码转换成余3BCD码码 8421码码 余余3码码 B3 B2 B1 B0 E3 E2 E 1 E00 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 0

13、8 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 （2）卡诺图）卡诺图（1）真值表）真值表 120233BBBBBE（2）卡诺图（3）表达式0001011BEBBBBE01212022BBBBBBBE000101101212022120233BEBBBBEBBBBBBBEBBBBBE（4）电路图）电路图（3 3）表达式）表达式8 8421BCD码余3码 全加器是实现全加器是实现例例7：全加器的设计：全加器的设计学生自己完成逻辑电路学生自己完成逻辑

14、电路全加器逻辑符号全加器逻辑符号全加器真值表全加器真值表 输入输入 输出输出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1一位二进制数一位二进制数一位二进制数一位二进制数低位来的进位低位来的进位相加相加和和高位进位高位进位考虑进位的两个一位考虑进位的两个一位二进制数相加。二进制数相加。1.逻辑抽象：逻辑抽象： 两个加数分别为两个加数分别为Ai、Bi，低位来的进位为低位来的进位为Ci-1，和为和为Si，向高位的进位为向高位的进位为Ci+1。0-低电平

15、，低电平，1-高电平高电平2.表达式表达式111111-iiiiiiiiiiiiiiiiiiiiCBCABACCBACBACBACBAS3.逻辑图逻辑图COCISiAiBiCi-1Ci三个地方的开关分别用三个地方的开关分别用A、B、C表示，表示，S表示总电源开关，灯用表示总电源开关，灯用Z表示。灯熄灭用表示。灯熄灭用0表示，亮时用表示，亮时用1表示；开关闭合用表示；开关闭合用1表示，表示，断开用断开用0表示。表示。解：解：分析：一般说，四个开关是不会同时动作的，分析：一般说，四个开关是不会同时动作的，所以在真值表中，任何时刻都只会有一个变所以在真值表中，任何时刻都只会有一个变量改变取值，所以按

16、循环码排列变量量改变取值，所以按循环码排列变量S、A、B、C的取值。列真值表如下：的取值。列真值表如下：S A B CZ0 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 00000000010101010根据真值表可得到下列逻辑表达式：根据真值表可得到下列逻辑表达式：SCBAABCSSCBACSBAZ)(CBAS它不是追求单个函数最简，而是追求整体最简，即就整体而言，所需逻辑门个数最少，所需输入端个数也最少。F1(A,B,C

17、,D)=m(0,1,4,5,9,11,13)F2(A,B,C,D)=m(0,4,11,13,15)ABCD0001111000 01 11 101111111ABCD0001111000 01 11 1011111ACDABDDCAFDBADCCAF21ABCD0001111000 01 11 101111111ABCD0001111000 01 11 1011111F1(A,B,C,D)=m(0,1,4,5,9,11,13)F2(A,B,C,D)=m(0,4,11,13,15)CDBAABDDCAFCDBADCDCAF21ACDABDDCAFDBADCCAF21 例例8 8 设计一个比较电路

18、，能对两个两位二进制数设计一个比较电路，能对两个两位二进制数A=AA=A1 1A A2 2，B=BB=B1 1B B2 2进行比较，当进行比较，当A=BA=B时，输出函数时，输出函数G=1G=1，当当A A大于大于B B时，输出函数时，输出函数M=1M=1，当当A A小于小于B B时，输出函数时，输出函数N=1N=1（提示：求出提示：求出M M、N N之后，利用之后，利用M+N+G=1M+N+G=1求求G G。）。）要求用要求用与非门实现。与非门实现。 解解 1. 逻辑抽象逻辑抽象输入变量：输入变量： A、A、B、，、，B输出变量：输出变量：M、N、G列真值表列真值表A1 A2 B1 B2 G

19、 M NA1A2B1B2G M N0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 0 0 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 01 1 1 11 0 00 0 1 0 0 1 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 1 00 1 0 1 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 A1A2B1B20001111000 01 11 101111111122111122111122111122112211211)()(BABABAB

20、ABABABABABAABBABABAABBABAMBAA1A2B1B20001111000 01 11 10111111NMGBA )(11212221)(BABBABAANBANMNMGBA)(111122BABABA112211BABABA112211)(BABABAMBAA1A2B1B20001111000 01 11 101111113.2 加法器和数值比较器加法器和数值比较器3.2.1 加法器加法器一、半加器和全加器一、半加器和全加器1. 半加器半加器（Half Adder）两个两个 1 位二进制数相加不考虑低位进位。位二进制数相加不考虑低位进位。iiBA iiCS 0 00 11

21、 01 10 01 01 00 1iiiiiBABAS iiiBAC 真真值值表表函数式函数式BA Ai+Bi = Si (和和) Ci (进位进位)逻逻辑辑图图曾曾用用符符号号国国标标符符号号半加器半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函函数数式式BA 2. 全加器全加器（Full Adder）两个两个 1 位二进制数相加，考虑低位进位。位二进制数相加，考虑低位进位。 Ai + Bi + Ci -1 ( 低位进位低位进位 ) = Si ( 和和 ) Ci ( 向高位进位向高位进位 )1 0 1 1 -

22、A 1 1 1 0- B+- 低位进位低位进位100101111真真值值表表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111- - - - - iiiiiiiiiiiiiCBACBACBACBAC标准标准与或式与或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位进位高位进位0卡诺图卡诺图全加器全加器（Full Adder）ABC0100 01 11 101111SiABC0100 01 11 101111Ci圈圈 “ 0 ”

23、1111 - - - - - iiiiiiiiiiiiiCBACBACBACBAS11- - - iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11- - - iiiiiiiCBCABAC最简与或式最简与或式圈圈 “ 1 ”逻辑图逻辑图(a) 用用与门与门、或门或门和和非门非门实现实现曾用符号曾用符号国标符号国标符号COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11(b) 用用与或非门与或非门和和非门非门实现实现1111 - - - - - iiiiiiiiiiiiiCBACBACBACBAS1

24、1- - - iiiiiiiCBCABAC&1&1111CiSiAiBiCi-13. 集成全加器集成全加器TTL：74LS183CMOS：C661双全加器双全加器1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 二、加法器二、加法器（Adder）实现多位二进制数相加的电路实现多位二进制数相加的电路1. 4 位

25、串行进位加法器位串行进位加法器特点：特点：电路简单，连接方便电路简单，连接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 传输延迟时间传输延迟时间 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI注意：注意：C0-1=02. 超前进位加法器超前进位加法器 作加法运算时，总进位信号由输入二进制数直接作加法运算时，总进位信号由输入二进制数直接产生。产生。1000000)(- - CBABAC011111)(CBABAC 1000001111)()(- - C

26、BABABABA特点特点优点：速度快优点：速度快缺点：电路比较复杂缺点：电路比较复杂1 )(- - iiiiiiCBABAC1000000)(- - CBABAC 10000011111)()(- - CBABABABAC超前进位电路超前进位电路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICIC0C1C2集成芯片集成芯片CMOS：CC4008TTL： 74283 74LS283应用举例应用举例8421 BCD 码码 余余 3 码码（二）加法器的应用（二）加法器的应用加法器的逻辑符号加法器的逻辑符号N位加法运算、代码转换、减法器、十进制加法位加法运算、代码转换

27、、减法器、十进制加法加数加数被加数被加数和和低位进位低位进位进位进位0 0A7A7A6A6A5A5A4 A4 B7B7B6B6B5B5B4B4A3A3A2A2A1A1A0 A0 B3B3B2B2B1B1B0B0F3F3F2F2F1F1F0F0F7F7F6F6F5F5F4F4例：用四位二进制加法器设计出例：用四位二进制加法器设计出8位二进制加法器。位二进制加法器。8421 BCD码转换为余码转换为余3码码 BCD 码 0 0 1 1余 3 码 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0BCD码码+0011=余余3码码将余将余3 3码转换为码转换为8421

28、8421码码思考：已知X是3位二进制数,试用四位全加器实现Y=3X？D2D1D0用全加器实现用全加器实现Y=3XY=3X：试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M=0时它将两个无符号的四位二进制数相加，而M=1时它将两个无符号的四位二进制数相减。两数相加的绝对值不大于15。允许附加必要的门电路。加法器只做加法，相减用补码运算（相加减的为两个正数）。设被减数为a=a3a2a1a0,减数为bb3b2b1b0，相减时B取补码，补码反码1。CI输入M，M0时，b取原码和C相加；M1时，b取反码，再加上CI1正好为补码，和a相加即可。S为和。当M0时C0为进位；当M1时C0的

29、反为符号位。所以，有，输入端：A3a3，A2a2 ，A1a1 ，A0a0，CIM000111222333bMDbMBbMbMBbMbMBbMbMB，输出端：SS3S2S1S0COMZ进位输出或者符号位： S3 S2 S1 S0 C3 74LS283 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 =1 =1 =1 =1 被加数/被减数 加数/减数 加减控制 二进制并行加法二进制并行加法/减法器减法器 C0-10时，时，B 0=B，电路电路执行执行A+B运算；当运算；当C0-11时，时，B 1=B，电路执行电路执行AB=A+B+1运算。运算。此电路存在的问题是没有解决输出数的符号位,两

30、数相减时如结果为正则输出的就是差值,若结果为负则输出的是差值的补码,所以一定要给出结果的符号位.电路的改进见下页.结论：将两个加数的符号位和来自最高位数字位的进位相加，结果就是和的符号 3. 2. 2 数值比较器数值比较器（Digital Comparator）一、一、1 位数值比较器位数值比较器0 00 11 01 10 1 00 0 11 0 00 1 0真真值值表表函数式函数式逻辑图逻辑图 用用与非门与非门和和非门非门实现实现Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100= 100= 100=100=010 00

31、1= 001= 001=001B = B3B2B1B0LGM4 4位数值比较器位数值比较器A3 B3 A2 B2 A1 B1 A0 B0&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A0G = (A3 B3)(A2 B2) (A1 B1)(A0 B0)4 位数值比较器位数值比较器M = A3B3+ (A3 B3) A2B2 + (A3 B3)(A2 B2) A1 B1+ (A3 B3)(A2 B2)(A1 B1) A0B0L = M+G1 位数值比较器位数值比较器3M3G2M2G1M1G0M0GAiMiBiAi BiAiBiLiGiAiBi&1&1&)

32、()()(00112233)(00112233112233223333)(01230123)()()()()()()()()()()(BABABABABAYYLBABABABAGBABABABABABABABABABAMBBBBAAAA和比较比比 较较 输输 入入级级 联联 输输 入入输输 出出A3B3A2B2A1B1A0B0AB FA B 001= 001= 001= 001=001001=010010=100100 100= 100 4 位集成数值比较器的真值表位集成数值比较器的真值表级联输入：级联输入：供扩展使用，一般接低位芯片的比较输出，即供扩展使用，一般接低位芯片的比较输出，即 接低

33、位芯片的接低位芯片的 FA B 。)(0011223300112233112233223333)()(00112233)()(0011223300112233112233223333)(01230123)()()()()()()()()()()()()()()()()()()()()()()()(BABABABABABAIBABABABABABABABABABABABABABAYIBABABABAYIBABABABABABABABABABABABABABAYBBBBAAAA和比较加上级加上级 联联 输输 入后入后:扩展：扩展：级级联联输输入入 集成数值比较器集成数值比较器 74LS85 (TT

34、L) 两片两片 4 位位数值比较器数值比较器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS851 8 位位数值比较器数值比较器低位比较结果低位比较结果高位比较结果高位比较结果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比较输出比较输出CMOS 芯片设置芯片设置 A B 只是为了电路对称，不起判断作用只是为了电路对称，不起判断作用B7 A7 B6 A6 B5

35、A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成数值比较器集成数值比较器 CC15485(CMOS)扩展：扩展： 两片两片4 位位 8 位位VDDA3 B3 FAB FABA BA=BA1VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CC14585 C6631低位比较结果低位比较结果高位比较结果高位比较结果1为附加端，用于扩展和)()()(,BABABAIII输出允许信号来自低位的比较结果来自低位的比较结果BAIIIBABABA,)()()(例例2：用比较器构成用：用比较器构成用8

36、421BCD码表示的一位十进制码表示的一位十进制数四舍五入电路。数四舍五入电路。解解: A3A0：8421BCD码码B3B B0 0：0 0100（十进制数十进制数4）A A B B输出端用于判别输出端用于判别用用1片做片做A与与B的比较，另的比较，另1片做片做A与与C的比较，比较的的比较，比较的结果进行组合，可确定结果进行组合，可确定3个数是否相等。个数是否相等。用用2片比较器做三个数片比较器做三个数A,B,C的比较的比较延迟时间最小延迟时间最小的的16位二进制位二进制数的比较数的比较3. 3 编码器和译码器编码器和译码器3. 3. 1 编码器编码器（Encoder）编码：编码：用文字、符号

37、或者数字表示特定对象的过程用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）（用二进制代码表示不同事物）二进制编码器二进制编码器二二十进制编码器十进制编码器分类：分类：普通编码器普通编码器优先编码器优先编码器2nN104或或Y1I1Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图一、二进制编码器一、二进制编码器用用 n 位二进制代码对位二进制代码对 N = 2n 个信号进行编码的电路个信号进行编码的电路1. 3 位二进制编码器位二进制编码器(8 线线- 3 线线)编码表编码表函函数数式式Y2 = I4 + I5 + I6 + I7Y1 = I2 +

38、I3+ I6 + I7Y0 = I1 + I3+ I5 + I7输输入入输输出出 I0 I7 是一组互相排斥的输入变是一组互相排斥的输入变量，任何时刻只能有一个端输入有效量，任何时刻只能有一个端输入有效信号。信号。输输 入入输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I3 函数式函数式逻辑图逻辑图 用用或门或门实现实现 用用与非门与非门实现实现76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 76

39、32IIII 7531IIII Y2 Y1 Y0111I7 I6 I5 I4 I3I2 I1I0 &Y2 Y1 Y04567IIII23II01II优先编码：优先编码：允许几个信号同时输入，但只对优先级别最高允许几个信号同时输入，但只对优先级别最高的进行编码。的进行编码。优先顺序：优先顺序：I7 I0编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0

40、 0 0 0 0 0 0 1 0 0 0函数式函数式2. 3 位二进制优先编码器位二进制优先编码器45672IIIIY 245345671 IIIIIIIIY 12463465670 IIIIIIIIIIY 输入输入输出输出为原为原变量变量逻逻辑辑图图输入输入输出输出为反为反变量变量Y2Y1Y0111&1111111111117I6I5I4I3I2I1I0I1112Y1Y0YI7I6I5I4I3I2I1I0ST IST I0 0 I I1 1 I I2 2 I I3 3 I I4 4 I I5 5 I I6 6 I I7 7 Y Y2 2 Y Y1 1 Y Y0 0 Y YEXEX Y YS

41、S 7474LS148LS148使能输出扩展输出编码输出编码输入使能输入集成集成8线线3线优先编码器线优先编码器7I0I：输入，低电平有效。优先级别依次为：输入，低电平有效。优先级别依次为0I7I2Y0Y：编码输出端：编码输出端SSS：使能输入端；：使能输入端；时，编码，时，编码，时，禁止编码。时，禁止编码。sYS：使能输出端，编码状态下（：使能输出端，编码状态下（=0=0），），若无输入信号，若无输入信号，sY=0=0EXYS：扩展输出端，编码状态下（：扩展输出端，编码状态下（=0=0），），若有输入信号，若有输入信号，EXY=0=0，管脚定义：管脚定义：级联应用时可做输出位的扩展端。级联应

42、用时可做输出位的扩展端。编码输出编码输出编码输入编码输入使能输入使能输入使能输出使能输出扩展输出扩展输出74LS148内部电路集成集成8线线3线优先编码器线优先编码器CT74LS148输入输出ST I7 I6 I5 I4 I3 I2 I1 I0Y2 Y1 Y0 YEX YS 1 X X X X X X X X 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 00 0 X X X X X X X 0 0 0 0 10 1 0 X X X X X X 0 0 1 0 10 1 1 0 X X X X X 0 1 0 0 10 1 1 1 0 X X X X 0 1 1 0 1

43、0 1 1 1 1 0 X X X 1 0 0 0 10 1 1 1 1 1 0 X X 1 0 1 0 10 1 1 1 1 1 1 0 X 1 1 0 0 10 1 1 1 1 1 1 1 0 1 1 1 0 1（二）编码器的应用（二）编码器的应用（3 3）第一片工作时）第一片工作时, ,编码器输出：编码器输出0111第二片工作时第二片工作时, ,编码器输出编码器输出:1000-1111:1000-1111解：（解：（1 1）编码器输入）编码器输入1616线线, ,用两片用两片8-38-3线线编码器，高位为第一片，低位为第二片编码器，高位为第一片，低位为第二片

44、（2 2）实现优先编码：高位选通输出与低位）实现优先编码：高位选通输出与低位控制端连接控制端连接例例1414：用用8-38-3线优先编码器线优先编码器CT74LS148CT74LS148扩展扩展成成1616线线-4-4线编码器。线编码器。应用应用 Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEXYS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEXYS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15&集成集成3 3位二进制优先编码

45、器位二进制优先编码器7474LS148LS148的级联的级联16线线-4线优先编码器线优先编码器优优先先级级别别从从015 II递递降降 应用应用高位选通输高位选通输出与低位控出与低位控制端连接制端连接. .第一片工作时第一片工作时, ,编码器输出：编码器输出0111第二片工作时第二片工作时, ,编码器输编码器输出出:1000-1111:1000-1111用用 4 位二进制代码对位二进制代码对 0 9 十个信号进行编码的电路十个信号进行编码的电路1. 8421 BCD 编码器（课本编码器（课本167）2. 8421 BCD 优先编码器优先编码器3. 集成集成 10

46、线线 -4线线优先编码器优先编码器（74147 74LS147）三、几种常用编码三、几种常用编码1. 二二-十进制编码十进制编码8421 码码 余余 3 码码 2421 码码5211 码码 余余 3 循环码循环码 右移循环码右移循环码循环码（反射码或格雷码）循环码（反射码或格雷码）ISO码码ANSCII（ASCII）码码二、二二、二- -十进制编码器十进制编码器2. 其他其他二二-十进制十进制编码器编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y38421BCD优先编码器优先编码器8421BCD优先编码器优先编码器I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y

47、2 Y1 Y0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 真值表真值表优优先先级级别别从从 I9至至 I0递递降降 逻辑表达式逻辑表达式 12468346856878912345678934567895678978990245893458968978923456

48、7893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY逻辑图逻辑图11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &1&1在在每每一一个个输输入入端端和和输输出出端端都都加加上上反反相相器器，便便可可得得到到输输入入和和输输出出均均为为反反变变量量

49、的的 8421 BCD码码优优先先编编码码器器。 10 线线-4线线优优先先编编码码器器 若要求：输入端和输出端都是低电平有效，只若要求：输入端和输出端都是低电平有效，只需要在输入端和输出端加反相器即可！需要在输入端和输出端加反相器即可！ 16 15 14 13 12 11 10 974LS147 1 2 3 4 5 6 7 8VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 GND集成集成10线线-4线优先编码器线优先编码器输输入入端端和和输输出出端端都都是是低低电电平平有有效效 3.3.2 译码器译码器（Decoder）编码的逆过程，将二进制代码翻译

50、为原来的含义编码的逆过程，将二进制代码翻译为原来的含义一、二进制译码器一、二进制译码器 (Binary Decoder) 输入输入 n 位二位二进制代码进制代码如：如： 2 线线 4 线译码器线译码器 3 线线 8 线译码器线译码器4 线线 16 线译码器线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m = 2n1. 3位二进制译码器位二进制译码器 ( 3 线线 8 线线)真值表真值表函数式函数式0127AAAY 0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY A0Y0A

51、1A2Y1Y73 位位二进制二进制译码器译码器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13 线线 - 8 线译码器逻辑图线译码器逻辑图000 输出低电平有效输出低电平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2

52、A2A1A1A0A0111111A2A1A0001111101110101011111101111101111100111110111011111111011011011111111011111112. 集成集成 3 线线 8 线译码器线译码器 - 74LS138引脚排列图引脚排列图功能示意图功能示意图321 SSS、输入选通控制端输入选通控制端1S 0321 SS或或芯片芯片禁止禁止工作工作0 1321 SSS且且芯片芯片正常正常工作工作VCC 地地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2

53、S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 3. 二进制译码器的级联二进制译码器的级联 两片两片3 线线 8 线线4 线线-16 线线Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位低位Y7 10工作工作禁止禁止有输出有输出无输出无输出

54、 1禁止禁止工作工作无输出无输出有输出有输出0 78 15三片三片 3 线线- 8 线线5 线线 - 24 线线34 AA（1）（）（2）（）（3）输输 出出工工 禁禁 禁禁70 YY禁禁 工工 禁禁158 YY禁禁 禁禁 工工2316 YY0 00 11 01 1禁禁 禁禁 禁禁全为全为 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y774LS138 (3)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y16Y7 Y2374LS138 (2)Y0 Y1 Y2 Y3 Y4 Y5 Y6

55、 A0 A1 A2 STB STC STA Y8Y7 Y15A0A1A2A3A41功能特点：功能特点： 输出端提供全部最小项输出端提供全部最小项电路特点：电路特点： 与门与门( (原变量输出原变量输出) )与非门与非门( (反变量输出反变量输出) )4. 二进制译码器的主要特点二进制译码器的主要特点二、二二、二-十进制译码器十进制译码器(Binary-Coded Decimal Decoder)将将 BCD 码翻译成对应的码翻译成对应的十个十个输出信号输出信号集成集成 4 线线 10 线线译码器：译码器： 7442 74LS42半导体显示半导体显示(LED)液晶显示液晶显示(LCD)共共阳极阳

56、极每字段是一只每字段是一只发光二极管发光二极管三、显示译码器三、显示译码器数码显示器数码显示器aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动011100011111000000000010010000100一种既具有液体的流动性，又具有光学一种既具有液体的流动性，又具有光学特性的有机化合物。其透明性和呈现的颜色受外加特性的有机化合物。其透明

57、性和呈现的颜色受外加电场的影响。利用此特性可以制成字符显示器。电场的影响。利用此特性可以制成字符显示器。反射电极反射电极透明电极透明电极玻璃盖板玻璃盖板玻璃盖板玻璃盖板共共阴极阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd2、BCD七段显示译码器七段显示译码器 BCD七段显示译码器

58、七段显示译码器真值表仅适用于共阴极真值表仅适用于共阴极LED真值表真值表 A3A2 A1A0 00 01 11 10 00 1 0 1 01 0 1 1 11 1 1 10 1 0 0201023AAAAAAAa a的卡诺图的卡诺图 A3A2 A1A0 00 01 11 10 00 1 1 1 01 1 0 1 11 1 1 10 1 0 b的卡诺图的卡诺图 A3A2 A1A0 00 01 11 10 00 1 1 1 01 1 1 1 11 1 1 10 0 1 c的卡诺图的卡诺图01012AAAAAb 012AAAc A3A2 A1A0 00 01 11 10 00 1 0 1 01 0

59、1 0 11 1 0 10 1 1 d的卡诺图的卡诺图 A3A2 A1A0 00 01 11 10 00 1 0 1 01 0 0 0 11 0 0 10 1 1 e的卡诺图的卡诺图012120102AAAAAAAAAd 0102AAAAe A3A2 A1A0 00 01 11 10 00 1 1 1 01 0 1 1 11 0 0 10 0 1 f的卡诺图的卡诺图 A3A2 A1A0 00 01 11 10 00 0 1 1 01 0 1 1 11 1 0 10 1 1 g的卡诺图的卡诺图0212013AAAAAAAf 1212013AAAAAAAg 逻辑表达式逻辑表达式1212013021

60、20130102012120102012010120201023AAAAAAAgAAAAAAAfAAAAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa 驱动共阴极数码管的电路驱动共阴极数码管的电路 输出输出高电平高电平有效有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111驱动共阳极数码管的电路驱动共阳极数码管的电路A3A2A1A0YaYbYcYdYeYfYg 输出输出低电平低电平有效有效&1&111&11、用二进制译码器实现逻辑函数、用二进制译码器实现逻辑函数 画出用二进制译码器和与非门实现这些函数的接线图。画出用二进制译码器和与非门实现