第5章 存储器及其接口技术

1、第第5 5章章 存储器及其接口技术存储器及其接口技术 u存储器分类存储器分类 u随机读写存储器随机读写存储器 u只读存储器只读存储器ROMROM u存储器与存储器与CPUCPU接口的基本技术接口的基本技术 u高速缓冲存储器高速缓冲存储器CacheCache u外部存储器简介外部存储器简介 5.1 5.1 存储器分类存储器分类 一、概述一、概述 存储器是计算机系统中具有存储器是计算机系统中具有记忆功能记忆功能的部件，它是由大的部件，它是由大 量的量的记忆单元记忆单元( (亦称基本的存储电路亦称基本的存储电路) )组成的，用来存放用二组成的，用来存放用二 进制数表示的程序和数据。进制数表示的程序和

2、数据。 按存储器在计算机系统中的位置，存储器可分为两大类：按存储器在计算机系统中的位置，存储器可分为两大类： 内存、外存。内存、外存。 内存：存储当前运行所需的程序和数据。内存：存储当前运行所需的程序和数据。CPUCPU可以直接访可以直接访 问并与其交换信息，容量小，存取速度快。问并与其交换信息，容量小，存取速度快。 外存：存储当前不参加运行的程序和数据。外存：存储当前不参加运行的程序和数据。CPUCPU不能直接不能直接 访问，需配备专门设备才能进行交换信息，容量大，存取速访问，需配备专门设备才能进行交换信息，容量大，存取速 度慢。度慢。 No Image 速度快速度快 容量小容量小 速度慢速

3、度慢 容量大容量大 寄存器寄存器 内部内部Cache 外部外部Cache 主存储器主存储器 辅助存储器辅助存储器 大容量辅助存储器大容量辅助存储器 图图 微机存储系统的层次结构微机存储系统的层次结构 CPU 计算机系统中的存储系统采用快慢搭配方式，具有计算机系统中的存储系统采用快慢搭配方式，具有 层次结构，如下图所示。层次结构，如下图所示。 二、半导体存储器的分类二、半导体存储器的分类 ( (一一) )按存储器制造工艺分类按存储器制造工艺分类 双极型存储器：双极型存储器： 包括包括TTL(TTL(晶体管晶体管- -晶体管逻辑晶体管逻辑) )存储器、存储器、ECL(ECL(射极耦合逻辑射极耦合逻

4、辑) ) 存储器、存储器、I I2 2L(L(集成注入逻辑集成注入逻辑) )存储器等。特点：存取速率高，存储器等。特点：存取速率高， 通常为几纳秒通常为几纳秒(ns)(ns)甚至更短，集成度比甚至更短，集成度比MOSMOS型低，功耗大，成型低，功耗大，成 本高。本高。 MOS(MOS(金属氧化物金属氧化物) )型存储器：型存储器： 分为分为CMOSCMOS型、型、NMOSNMOS型、型、HMOSHMOS型等多种。特点：制造工艺简型等多种。特点：制造工艺简 单，集成度高，功耗低，价格便宜，但速率比单，集成度高，功耗低，价格便宜，但速率比TTLTTL型要低。型要低。 ( (二二) )从应用的角度分

5、类从应用的角度分类 RAMRAM（随机读取存取器）、（随机读取存取器）、ROMROM（只读存储器）（只读存储器） 1.SRAM(Static RAM)1.SRAM(Static RAM)：静态：静态RAMRAM，其基本存储电路由双稳态触，其基本存储电路由双稳态触 发器构成，每一个双稳态元件存放发器构成，每一个双稳态元件存放1 1位二进制数，只要不掉位二进制数，只要不掉 电，信息就不会丢失，不需要刷新电路。电，信息就不会丢失，不需要刷新电路。 2.DRAM(Dynamic RAM)2.DRAM(Dynamic RAM)：动态：动态RAMRAM，其基本存储电路为单管动，其基本存储电路为单管动 态存

6、储电路，需要刷新电路。态存储电路，需要刷新电路。 3.NVRAM(Non Volatile RAM)3.NVRAM(Non Volatile RAM)：非易失性：非易失性RAMRAM，它由，它由SRAMSRAM和和 EEPROMEEPROM组成，正常工作时组成，正常工作时SRAMSRAM保存信息，在掉电瞬间，把保存信息，在掉电瞬间，把 SRAMSRAM中的信息写入中的信息写入EEPROMEEPROM中，从而使信息不会丢失。中，从而使信息不会丢失。 4.PSRAM(Pseudo Static RAM)4.PSRAM(Pseudo Static RAM)：伪静态读写存储器。是片内：伪静态读写存储器

7、。是片内 集成了动态刷新电路的动态存储器，使用时不再专门配置集成了动态刷新电路的动态存储器，使用时不再专门配置 刷新电路，可作为一个静态刷新电路，可作为一个静态RAMRAM使用。使用。 5.MPRAM(Multiport RAM)5.MPRAM(Multiport RAM)：多端口：多端口RAMRAM，有多个端口，每个端，有多个端口，每个端 口可对口可对RAMRAM进行独立地读写操作。进行独立地读写操作。 6.FRAM(Ferroelectric RAM)6.FRAM(Ferroelectric RAM)：铁电介质读写存储器，是一种：铁电介质读写存储器，是一种 新型的非易失性存储器，写入速度非

8、常快。新型的非易失性存储器，写入速度非常快。 ( (三三) )随机存储器随机存储器RAM(Random Access Memory)RAM(Random Access Memory) (1)(1)掩膜工艺掩膜工艺ROM(Masked ROM)ROM(Masked ROM) 这种这种ROMROM是芯片制造厂根据是芯片制造厂根据ROMROM要存储的信息，设计固定的要存储的信息，设计固定的 半导体掩膜版进行生产的。半导体掩膜版进行生产的。一旦制出成品之后，其存储的信息一旦制出成品之后，其存储的信息 即可读出使用，但不能改变。即可读出使用，但不能改变。这种这种ROMROM常用于批量生产，生产成常用于批

9、量生产，生产成 本比较低。微型机中一些固定不变的程序或数据常采用这种本比较低。微型机中一些固定不变的程序或数据常采用这种ROMROM 存储。存储。 (2)PROM(Programmable ROM)(2)PROM(Programmable ROM) 可编程只读存储器。允许用户利用专门设备对其写入数据可编程只读存储器。允许用户利用专门设备对其写入数据 或程序或程序( (称为对存储器编程称为对存储器编程) )，但是只能写入一次。编程之后，但是只能写入一次。编程之后， 信息就永久性地固定下来，用户只可以读出和使用，不能改变信息就永久性地固定下来，用户只可以读出和使用，不能改变 其内容。其内容。 (3

10、)OTPROM(One Time Programmable ROM)(3)OTPROM(One Time Programmable ROM) 一次编程只读存储器。与一次编程只读存储器。与PROMPROM一样可编程一次，但是采用一样可编程一次，但是采用 了了EPROMEPROM技术生产，可靠性高技术生产，可靠性高，没有石英玻璃窗口。，没有石英玻璃窗口。 ( (四四) ) 只读存储器只读存储器ROM(Read Only Memory)ROM(Read Only Memory) (4)EPROM(Erasable Programmable ROM)(4)EPROM(Erasable Programm

11、able ROM) 可擦去重写的可擦去重写的PROMPROM。允许将其存储的内容采用紫外线照射允许将其存储的内容采用紫外线照射 擦去，然后重新对其进行编程，写入新的内容。擦去和重新编擦去，然后重新对其进行编程，写入新的内容。擦去和重新编 程可以多次进行。程可以多次进行。所写入的内容可以长期保存下来所写入的内容可以长期保存下来( (一般均在一般均在1010 年以上年以上) )，不会因断电而消失。如下图所示：，不会因断电而消失。如下图所示： (5)EEPROM(Electrically Erasable Programmable ROM)(5)EEPROM(Electrically Erasabl

12、e Programmable ROM) 电可擦除可编程只读存储器，也称为电可擦除可编程只读存储器，也称为E E2 2PROMPROM。EEPROMEEPROM是一是一 种采用电气方法在线擦除和再编程写入的只读存储器。种采用电气方法在线擦除和再编程写入的只读存储器。其外观其外观 如上图所示。如上图所示。 (6)Flash Memory (6)Flash Memory 快擦写可编程只读存储器，快擦写可编程只读存储器，简称为闪存简称为闪存( (闪速存储器闪速存储器) )。 可以用电气方法快速擦写存储单元的内容，类似于可以用电气方法快速擦写存储单元的内容，类似于EEPROMEEPROM。 既具有既具有

13、SRAMSRAM的读写功能和较快速率，又具有的读写功能和较快速率，又具有ROMROM断电后信息不断电后信息不 丢失的特点。丢失的特点。主板上主板上BIOSBIOS和和USBUSB闪存盘上的闪存盘上的Flash MemoryFlash Memory芯片，芯片， 如图下所示。如图下所示。 1.1.存储容量存储容量 一个半导体存储器芯片的存储容量指存储器可存放的二进一个半导体存储器芯片的存储容量指存储器可存放的二进 制信息量。其表示方式一般为：制信息量。其表示方式一般为： 芯片容量芯片容量= =芯片的存储单元数芯片的存储单元数每个存储单元的位数每个存储单元的位数 例如：例如：62646264静态静态

14、RAMRAM的容量为的容量为8K8K8bit8bit，即它具有，即它具有8K8K个单个单 元元(1K(1K1024)1024)，每个单元存储，每个单元存储8bit(8bit(一个字节一个字节) )数据。动态数据。动态RAMRAM 芯片芯片NMC41257NMC41257的容量为的容量为256K256K1bit1bit。 在构成微型计算机内存系统时，可以根据要求加以选用。在构成微型计算机内存系统时，可以根据要求加以选用。 当计算机的内存确定后，选用容量大的芯片可以少用几片，这当计算机的内存确定后，选用容量大的芯片可以少用几片，这 样不仅使电路连接简单，而且使功耗和成本都可以降低。样不仅使电路连接

15、简单，而且使功耗和成本都可以降低。 三、半导体存储器的主要技术指标三、半导体存储器的主要技术指标 2.2.存取时间存取时间 存取时间存取时间T TAC AC(Access Time) (Access Time)就是存取芯片中某一个单元就是存取芯片中某一个单元 的数据所需要的时间，即的数据所需要的时间，即CPUCPU给出内存地址信息后，到取出给出内存地址信息后，到取出 或者写入有效数据所需要的时间。或者写入有效数据所需要的时间。 器件手册上给出的存储器芯片的存取时间参数一般为上器件手册上给出的存储器芯片的存取时间参数一般为上 限值，称为最大存取时间。限值，称为最大存取时间。CPUCPU在读在读/

16、 /写写RAMRAM时，它提供给时，它提供给RAMRAM 芯片的读芯片的读/ /写时间必须比写时间必须比RAMRAM芯片所要求的存取时间长，如果芯片所要求的存取时间长，如果 不能满足这一点，则微型机无法正常工作。不能满足这一点，则微型机无法正常工作。 3.功耗功耗 使用功耗低的存储器芯片构成存储系统时，不仅可以减使用功耗低的存储器芯片构成存储系统时，不仅可以减 少对电源容量的要求，而且还可提高存储系统的可靠性少对电源容量的要求，而且还可提高存储系统的可靠性。 4.4.可靠性可靠性 微型计算机要正确地运行，要求存储器系统具有很高的微型计算机要正确地运行，要求存储器系统具有很高的 可靠性，因为内存

17、的任何错误都可能使计算机无法工作。而可靠性，因为内存的任何错误都可能使计算机无法工作。而 存储器的可靠性直接与构成它的芯片有关。存储器的可靠性直接与构成它的芯片有关。 存储器的可靠性用平均无故障时间存储器的可靠性用平均无故障时间MTBFMTBF来表征，它表示来表征，它表示 两次故障之间的平均时间间隔，两次故障之间的平均时间间隔，MTBFMTBF越长，其可靠性越高越长，其可靠性越高。 目前所用的半导体存储器芯片平均无故障时间目前所用的半导体存储器芯片平均无故障时间MTBFMTBF大概为大概为 5 510106 61 110108 8小时。小时。 5.5.性能性能/ /价格比价格比 “性能性能”主

18、要包括存储容量、存取周期和可靠性。主要包括存储容量、存取周期和可靠性。构成构成 存储系统时，在满足性能要求的情况下，应尽量选择价格便存储系统时，在满足性能要求的情况下，应尽量选择价格便 宜的芯片。宜的芯片。 5.2 5.2 随机读写存储器随机读写存储器 1.1.静态静态RAMRAM基本存储电路基本存储电路 静态静态RAMRAM的基本存储电路由六个的基本存储电路由六个MOSMOS管组成的双稳态触管组成的双稳态触 发器构成，如下图所示：发器构成，如下图所示： 一、静态读一、静态读/ /写存储器写存储器SRAMSRAM 图图 六管静态六管静态RAM基本存储电路基本存储电路 图中图中T T1 1T T

19、2 2是放大管是放大管 ,T,T3 3T T4 4是负载管是负载管,T,T1 1 T T4 4管组成双稳态管组成双稳态 触发器。触发器。T T5 5T T6 6是控是控 制管，制管，T T7 7T T8 8也是控也是控 制管，它们为同一制管，它们为同一 列线上的存储单元列线上的存储单元 共用。共用。 若若T1T1截止截止, ,则则A A点为高点为高 电平电平, ,使使T2T2导通导通, ,于是于是 B B点为低电平，保证点为低电平，保证 T1T1截止。截止。反之反之,T1,T1导导 通而通而T2T2截止，这是另截止，这是另 一个稳定状态。一个稳定状态。因此因此 ，可用，可用T1T1管的两种状管

20、的两种状 态表示态表示“1”1”或或“0”0” 。可见可见,SRAM,SRAM保存信保存信 息的特点是与这个双息的特点是与这个双 稳态触发器的稳定状稳态触发器的稳定状 态密切相关的。态密切相关的。 2.SRAM2.SRAM的结构及组成的结构及组成 静态静态RAMRAM中的存储单元一般排列成矩阵形式。内部是由中的存储单元一般排列成矩阵形式。内部是由 很多基本存储电路组成的，为了选中某一个单元，往往利用很多基本存储电路组成的，为了选中某一个单元，往往利用 矩阵式排列的地址译码电路对地址进行译码。矩阵式排列的地址译码电路对地址进行译码。 例如：例如：1281288 8位的芯片，片内位的芯片，片内共有

21、共有10241024个基本存储单元个基本存储单元 ，这些存储单元在芯片内部排列成，这些存储单元在芯片内部排列成3232行行3232列列的形式。需的形式。需1010根根 地址线，其中地址线，其中5 5根用于行译码根用于行译码( (产生产生3232条行线条行线) )，另，另5 5根用于列根用于列 译码译码( (产生产生3232条列线条列线) )，这样就可以选中这样就可以选中10241024个基本存储单元个基本存储单元 中的任何一个。中的任何一个。 例如：例如：SRAMSRAM芯片芯片Intel 6116Intel 6116的引脚及功能如下：的引脚及功能如下： 61166116芯片的容量为芯片的容量

22、为2K2K8 8位，有位，有20482048个存储单元，需个存储单元，需1111 根地址线，根地址线，7 7根用于行地址译码输入，根用于行地址译码输入，4 4根用于列地址译码输根用于列地址译码输 入，每条列线控制入，每条列线控制8 8位，从而形成了位，从而形成了128128128128个存储阵列，个存储阵列， 即存储体中有即存储体中有1638416384个存储元。个存储元。61166116的控制线有的控制线有3 3条：片选条：片选CSCS 、输出允许、输出允许OEOE、读、读/ /写控制写控制WE(WE(为低表示写操作为低表示写操作) )。 结构如下所示：结构如下所示： 图图 61166116

23、引脚和功能框图引脚和功能框图 3.3.标准的静态标准的静态RAMRAM集成电路集成电路 典型的静态典型的静态SRAMSRAM集成电路芯片如下所示：集成电路芯片如下所示： (1)Intel 6264 SRAM(1)Intel 6264 SRAM芯片芯片 62646264是一种采用是一种采用CMOSCMOS工艺组成的工艺组成的8K8K8 8位静态读写存储器，位静态读写存储器， 读写访问时间在读写访问时间在20-200ns20-200ns范围内。芯片未选中时，可处于低范围内。芯片未选中时，可处于低 功耗状态。其引脚如下图所示：功耗状态。其引脚如下图所示： 图图 SRAM 6264引脚图引脚图 A A

24、0 0A A12 12： ：地址信号线。地址信号线。 D D0 0D D7 7：8 8条双向数据线。条双向数据线。 CSCS1 1、CSCS2 2：片选信号引线。当两片选信号引线。当两 个片选信号同时有效，即个片选信号同时有效，即CSCS1 10 0， CSCS2 21 1时，才能选中该芯片。时，才能选中该芯片。 OEOE：输出允许信号。只有当输出允许信号。只有当OEOE 0 0，才允许该芯片将某单元的数，才允许该芯片将某单元的数 据送到芯片外部的据送到芯片外部的D D0 0D D7 7上。上。 WEWE：写允许信号。当写允许信号。当WEWE0 0时，时， 允许将数据写入芯片；当允许将数据写入

25、芯片；当WEWE1 1 时，允许芯片的数据读出。时，允许芯片的数据读出。 NC:NC:空脚。空脚。 表表 6264工作方式选择工作方式选择表表 (2)(2)静态静态RAMRAM集成电路集成电路6225662256 6225662256是一种采用是一种采用CMOSCMOS工艺制成的工艺制成的32K32K8 8位、位、2828个引脚的个引脚的 静态读写存储器，读写访问时间在静态读写存储器，读写访问时间在20-200ns20-200ns范围内。芯片未范围内。芯片未 选中时，处于低功耗状态。其引脚如下图所示：选中时，处于低功耗状态。其引脚如下图所示： A A0 0A A14 14： ：地址信号线。地址

26、信号线。 DQDQ0 0DQDQ7 7：8 8条双向数据线。条双向数据线。 CSCS：片选信号引线。片选信号引线。CSCS0 0才能选中才能选中 该芯片。该芯片。 OEOE：输出允许信号。当输出允许信号。当OEOE0 0，才允，才允 许该芯片将数据送到芯片外部的许该芯片将数据送到芯片外部的 DQDQ0 0DQDQ7 7上。上。 WEWE：写允许信号。当写允许信号。当WEWE0 0时，允许时，允许 将数据写入芯片；当将数据写入芯片；当WEWE1 1时，允许时，允许 芯片的数据读出。芯片的数据读出。 表表 62256工作方式选择工作方式选择表表 1.1.动态动态RAMRAM的基本存储电路的基本存储

27、电路 动态动态RAMRAM的基本存储电路由的基本存储电路由MOSMOS单管电路与其分布电容构单管电路与其分布电容构 成，具有集成度高、速度快、功耗小、价格低等特点。成，具有集成度高、速度快、功耗小、价格低等特点。 标准的动态标准的动态RAMRAM集成电路有集成电路有64K64K位、位、256K256K位、位、1M1M位、位、4M4M位、位、 16M16M位、位、64M64M位等。其基本存储电路如下图所示：位等。其基本存储电路如下图所示： 二、动态读二、动态读/ /写存储器写存储器DRAMDRAM 图图 DRAMDRAM单管基本存储电路单管基本存储电路 T T1 1与与C C1 1构成一个基本存

28、储构成一个基本存储 电路，电路，C C1 1为为T T1 1的极间分布电容。的极间分布电容。 当当C C1 1中存有电荷时，该存中存有电荷时，该存 储单元存放的信息为储单元存放的信息为1 1，没有，没有 电荷时表示电荷时表示0 0。 T T2 2为列选择管，为列选择管，C C2 2为数据为数据 线 上 的 分 布 电 容 ， 一 般 有线 上 的 分 布 电 容 ， 一 般 有 C C2 2CC1 1。 当当T T1 1和和T T2 2导通时，数据线导通时，数据线 接通，可以对基本存储单元接通，可以对基本存储单元 进行读出或写入操作。进行读出或写入操作。 C C1 1容量很小，充电后电压容量很

29、小，充电后电压 为为0.2V0.2V左右，该电压维持时左右，该电压维持时 间很短，约间很短，约2ms2ms左右既会泄漏，左右既会泄漏， 导致信息丢失，故需要刷新。导致信息丢失，故需要刷新。 2.2.动态动态RAMRAM集成芯片集成芯片2164A2164A 动态动态RAM Intel 2164ARAM Intel 2164A是一个是一个64K64K1 1位的芯片，片内有位的芯片，片内有 6553665536个基本存储电路，每个基本存储电路存放个基本存储电路，每个基本存储电路存放1 1位二进制信位二进制信 息。要构成息。要构成64KB64KB的存储器，需要的存储器，需要8 8片片2164A2164

30、A。 2164A2164A芯片的存储体本应构成一个芯片的存储体本应构成一个256256 256256的存储矩阵，的存储矩阵， 为提高工作速度为提高工作速度( (需减少行列线上的分布电容需减少行列线上的分布电容) )，将存储矩阵，将存储矩阵 分为分为4 4个个128128 128128矩阵，每个矩阵，每个128128 128128矩阵配有矩阵配有128128个读出放大个读出放大 器，各有一套器，各有一套I/OI/O控制控制( (读读/ /写控制写控制) )电路。电路。 其引脚结构如下图所示：其引脚结构如下图所示： 图图 Intel 2164AIntel 2164A引脚图引脚图 1 2 3 4 5

31、 6 7 89 1 0 1 1 1 2 1 3 1 4 1 5 1 6 N /C D IN W E R A S A 0 A 2 A 1 V D D V SS C A S D O U T A 6 A 5 A 4 A 3 A 7 A A0 0-A-A7 7：地址信号的输入引脚，分时地址信号的输入引脚，分时 接收接收CPUCPU送来的送来的8 8位行、列地址；位行、列地址； ：行地址选通信号输入引脚，：行地址选通信号输入引脚， 低电平有效，兼作芯片选择信号。低电平有效，兼作芯片选择信号。 ：列地址选通信号输入引脚，：列地址选通信号输入引脚， 低电平有效，表明当前正在接收的低电平有效，表明当前正在接收

32、的 是列地址是列地址( (此时应保持为低电平此时应保持为低电平) )； ：写允许控制信号输入引脚，：写允许控制信号输入引脚， 当其为低电平时，执行写操作；否当其为低电平时，执行写操作；否 则，执行读操作。则，执行读操作。 D DIN IN： ：数据输入引脚；数据输入引脚； D DOUT OUT：数据输出引脚； ：数据输出引脚； V VDD DD： ：+5V+5V电源引脚；电源引脚； VssVss：地；地； N/CN/C：未用引脚。未用引脚。 RAS CAS WE 2164A 2164A的读的读/ /写操作由写操作由WEWE信号来控制，信号来控制，读操作时，读操作时，WEWE为为 高电平，选中单

33、元的内容经三态输出缓冲器从高电平，选中单元的内容经三态输出缓冲器从D DOUT OUT引脚输出； 引脚输出； 写操作时，写操作时，WEWE为低电平，为低电平，D DIN IN引脚上的信息经数据输入缓冲 引脚上的信息经数据输入缓冲 器写入选中单元。器写入选中单元。 2164A2164A没有片选信号，实际上没有片选信号，实际上用行地址和列地址选通用行地址和列地址选通 信号信号RASRAS和和CASCAS作为片选信号，作为片选信号，可见，片选信号已分解为行可见，片选信号已分解为行 选信号与列选信号两部分。选信号与列选信号两部分。 8位 地址 锁存器 A 0 A 1 A 2 A 3 A 4 A 5 A

34、 6 A 7 128128 存储矩阵 128个读出放大器 1/2(1/128 列译码器) 128个读出放大器 128128 存储矩阵 1/128行 译码器 1/128行 译码器 128128 存储矩阵 128个读出放大器 1/2(1/128 列译码器) 128个读出放大器 128128 存储矩阵 1/4 I/O门 输出 缓冲器 D OUT V SS V DD 行时钟 缓冲器 列时钟 缓冲器 写允许 时 钟 缓冲器 数据输入 缓冲器 RAS CAS WE D IN 图图 2164A2164A内部结构示意图内部结构示意图 多端口多端口RAMRAM有多个端口，如双端口、三端口、四端口有多个端口，如双

35、端口、三端口、四端口 RAMRAM等，每个端口都可以对等，每个端口都可以对RAMRAM进行读写操作。进行读写操作。 DS1609DS1609为为8 8位的双端口位的双端口SRAMSRAM，存储容量为，存储容量为512512个字节，个字节， 有有A A、B B两个端口。两个端口。 1.1.引脚及操作时序引脚及操作时序 引脚及操作时序如下各图所示：引脚及操作时序如下各图所示： 三、多端口存储器三、多端口存储器 图图 DS1609DS1609双口双口SRAMSRAM AD7AD7A AAD0AD0A A：A A端口端口8 8位地址和位地址和 数据复用引线。数据复用引线。 AD7AD7B BAD0AD

36、0B B：B B端口端口8 8位地址和位地址和 数据复用引线。数据复用引线。 OEOEA A、OEOEB B：输出允许信号，低：输出允许信号，低 电平有效。电平有效。 WEWEA A、WEWEB B：写允许信号，低电：写允许信号，低电 平有效。平有效。 CECEA A、CECEB B：片选信号，低电平：片选信号，低电平 有效。有效。 读操作读操作 图图 DS1609读出时序读出时序 图图 DS1609写入时序写入时序 写操作写操作 2.2.两端口的同时操作两端口的同时操作 双端口存储器存在双端口存储器存在A A、B B两端口对其两端口对其 存储单元同时操作的问题，下面分别说存储单元同时操作的问

37、题，下面分别说 明：明： (1)(1)对不同存储单元允许同时读或对不同存储单元允许同时读或 写。写。 (2)(2)允许同一单元同时读。允许同一单元同时读。 (3)(3)当一个端口写某单元而另一端当一个端口写某单元而另一端 口同时读该单元时，读出的数据要么是口同时读该单元时，读出的数据要么是 旧数据，要么是新写入的数据。因此，旧数据，要么是新写入的数据。因此， 这种情况也不会发生混乱。这种情况也不会发生混乱。 (4)(4)当两个端口同时对同一单元写当两个端口同时对同一单元写 数据时，会引起竞争，产生错误。因此，数据时，会引起竞争，产生错误。因此， 这种情况应想办法加以避免。这种情况应想办法加以避

38、免。 3.3.竞争的消除竞争的消除 对于对于DS1609DS1609来说，竞争发生在对一单元同时写数据时。来说，竞争发生在对一单元同时写数据时。 为了防止竞争的发生，可以另外设置两个接口，该接口为了防止竞争的发生，可以另外设置两个接口，该接口 能保证一个端口只写而另一个只读。该接口可用带有三态门能保证一个端口只写而另一个只读。该接口可用带有三态门 输出的锁存器来实现，如输出的锁存器来实现，如74LS37374LS373和和74LS37474LS374。 如果可能，也可在如果可能，也可在DS1609DS1609中设置两个单元：一个单元的中设置两个单元：一个单元的 A A端口只写而端口只写而B B

39、端口只读；另一个单元则相反，端口只读；另一个单元则相反，B B端口只写而端口只写而A A 端口只读。在端口只读。在A A端口向端口向DS1609DS1609写数据时，先读写数据时，先读B B端口的写状态。端口的写状态。 若若B B端口不写，则将自己的写数据写到存储单元中。当端口不写，则将自己的写数据写到存储单元中。当B B端口端口 写入时，同样需要查询写入时，同样需要查询A A端口的状态。其过程可用如下所示端口的状态。其过程可用如下所示 的流程图来说明。的流程图来说明。 图图 查询写入流程图查询写入流程图 4.4.连接使用连接使用 如下图中将如下图中将DS1609DS1609直接与直接与808

40、8 CPU8088 CPU相连接，而另一端口相连接，而另一端口 与单片机相连接，构成多机系统。与单片机相连接，构成多机系统。 5.3 5.3 只读存储器只读存储器ROMROM 这种存储器芯片，在生产过程中利用一道掩模工艺决这种存储器芯片，在生产过程中利用一道掩模工艺决 定每一个存储单元中存放的二进制信息，一旦形成产品，定每一个存储单元中存放的二进制信息，一旦形成产品， 存放的信息代码是固定不变的，用户不能修改。存放的信息代码是固定不变的，用户不能修改。 如下图所示为一个如下图所示为一个4 44 4位的掩模位的掩模ROMROM： 一、掩模一、掩模ROMROM 4 4条行线，条行线，4 4条列线，

41、条列线， 共共4 4个单元，每个单元为个单元，每个单元为4 4 位。对位。对A1A1、A0A0进行译码后进行译码后 分别选中第分别选中第0 0、1 1、2 2、3 3行行 ，被选中的行为高电平，被选中的行为高电平， 其余行为低电平。其余行为低电平。 4 4个列选线通过有源负个列选线通过有源负 载挂在高电平上，行列线载挂在高电平上，行列线 交叉点上接有交叉点上接有MOSMOS管的存放管的存放 0 0，没有接，没有接MOSMOS管的存放管的存放1 1。 该掩模该掩模ROMROM每个单元的每个单元的 内容如下表所示。内容如下表所示。 图图 掩膜式掩膜式ROMROM结构示意图结构示意图 0000 01

42、01 1010 1111 表表 掩膜式掩膜式ROMROM的内容的内容 1 1. 基本存储电路工作原理基本存储电路工作原理 一般一般EPROMEPROM基本存储电路由浮置栅极雪崩注入式场效应基本存储电路由浮置栅极雪崩注入式场效应 管管(Floating Avalanche Injection MOS(Floating Avalanche Injection MOS，FAMOS)FAMOS)构成。构成。 FAMOSFAMOS管与普通管与普通MOSMOS管串联接到行与列的交叉点上，排成矩管串联接到行与列的交叉点上，排成矩 阵形式。阵形式。 当当浮置栅极上未注入电荷时，源极与漏极不导通，浮置栅极上未注

43、入电荷时，源极与漏极不导通， FAMOS截止，该位存放信息截止，该位存放信息1；当浮置栅极注入一定的电；当浮置栅极注入一定的电 荷后，源极、漏极间导通，该位存放信息荷后，源极、漏极间导通，该位存放信息0。基本存储电路。基本存储电路 及及FAMOS管结构如下所示管结构如下所示： 二、可擦除可编程的只读存储器二、可擦除可编程的只读存储器EPROMEPROM 图图 EPROMEPROM基本存储电路示意图基本存储电路示意图 FAMOS FAMOS管与普通管与普通 MOSMOS管串联接到行与列管串联接到行与列 的交叉点上，排成矩的交叉点上，排成矩 阵形式。阵形式。 当浮置栅极上未当浮置栅极上未 注入电荷

44、时，源极与注入电荷时，源极与 漏极不导通，漏极不导通，FAMOSFAMOS截截 止，该位存放信息止，该位存放信息1 1； 当浮置栅极注入一定当浮置栅极注入一定 的电荷后，源极、漏的电荷后，源极、漏 极间导通，该位存放极间导通，该位存放 信息信息0 0。 图图 浮置栅极场效应管结构图浮置栅极场效应管结构图 在在N N型的基片上做出型的基片上做出 两个高浓度的两个高浓度的P P型区，从型区，从 中引出源极中引出源极S S和漏极和漏极D D； 栅极由多晶硅构成，被栅极由多晶硅构成，被 不导电的不导电的SiOSiO2 2绝缘层所绝缘层所 包围，栅极包围，栅极G G没有引出电没有引出电 极，故称为浮置栅

45、极。极，故称为浮置栅极。 当栅极无负电荷时，当栅极无负电荷时， MOSMOS管截止，该位存放信管截止，该位存放信 息息1 1；当栅极有负电荷时，；当栅极有负电荷时， 在漏极和源极间感应出在漏极和源极间感应出P P 沟道，沟道，MOSMOS管导通，该位管导通，该位 存放信息存放信息0 0。 2.2.典型典型EPROMEPROM芯片芯片 典型的典型的EPROMEPROM芯片如下所示：芯片如下所示： (1) 2764 EPROM(1) 2764 EPROM芯片简介芯片简介 27642764引脚如下图所示：引脚如下图所示：A A0 0-A-A12 12： ：地址信号输入线。地址信号输入线。 D D0

46、0-D-D7 7：8 8条数据线。条数据线。 CECE：片选信号线，为输入信号片选信号线，为输入信号, , 低电平有效。低电平有效。 OEOE：输出允许信号输出允许信号, ,为低电平为低电平 时允许数据由时允许数据由D D0 0D D7 7输出。输出。 PGMPGM：编程脉冲输入端。在机编程脉冲输入端。在机 工作时为高电平，编程写入工作时为高电平，编程写入 时需在该端子加上宽度为时需在该端子加上宽度为 50ms50ms的编程负脉冲。的编程负脉冲。 V VPP PP： ：编程电压。编程电压。V VCC CC： ：+5V+5V电源电源 N NC C：空脚。空脚。 n2764A2764A的工作方式的

47、工作方式 2764A2764A共有八种工作方式，分别为。共有八种工作方式，分别为。 标准编程方式标准编程方式 IntelIntel编程方式编程方式 编程校验编程校验 编程禁止编程禁止 读出方式读出方式 读出禁止读出禁止 备用方式备用方式 读读IntelIntel标识符标识符 (2) 27C256 EPROM(2) 27C256 EPROM芯片简介芯片简介 27C256 EPROM27C256 EPROM芯片引脚如下图所示：芯片引脚如下图所示： A A0 0-A-A14 14： ：地址信号输入线。地址信号输入线。 O O0 0-O-O7 7：8 8条数据线。条数据线。 CECE：片选信号线，为输

48、入信号片选信号线，为输入信号, , 低电平有效。低电平有效。 OEOE：输出允许信号输出允许信号, ,为低电平为低电平 时允许数据由时允许数据由O O0 0O O7 7输出。输出。 V VPP PP： ：编程电压。编程电压。 V VCC CC： ：+5V+5V电源电源 V VSS SS： ：接地。接地。 EEPROM(E EEPROM(E2 2PROM)PROM)是一种可用电气方法在线擦除和再编是一种可用电气方法在线擦除和再编 程的只读存储器，既具有程的只读存储器，既具有RAMRAM在联机操作中可读可改写的特在联机操作中可读可改写的特 性性( (只是写操作需要较长的时间只是写操作需要较长的时间

49、) )；又具有非易失性存储器；又具有非易失性存储器 ROMROM的优点，在掉电后仍然能保存原所存储数据。的优点，在掉电后仍然能保存原所存储数据。 目前，目前，EEPROMEEPROM已在片内集成了需要的所有外围电路，已在片内集成了需要的所有外围电路， 包括数据锁存缓冲器、地址锁存器、擦除和写操作脉冲定包括数据锁存缓冲器、地址锁存器、擦除和写操作脉冲定 时、编程电压的形成，以及电源上电和掉电数据写保护电时、编程电压的形成，以及电源上电和掉电数据写保护电 路等。可在线擦除和编程，使用方便。路等。可在线擦除和编程，使用方便。 EEPROMEEPROM有并行接口、串行接口两种标准的集成电路，有并行接口

50、、串行接口两种标准的集成电路， 各有特点，适合于不同的应用场合。各有特点，适合于不同的应用场合。 三、电可擦除可编程只读存储器三、电可擦除可编程只读存储器EEPROMEEPROM 1.1.典型的典型的EEPROMEEPROM芯片芯片 典型的典型的EEPROMEEPROM芯片如下表所示：芯片如下表所示： 2. EEPROM2. EEPROM芯片芯片28C6428C64简介简介 EEPROMEEPROM芯片芯片28C6428C64是一种采用是一种采用CMOSCMOS工艺制造工艺制造 的的8K8K8 8位电可擦除、可编程的只读存储器。其位电可擦除、可编程的只读存储器。其 读写可像读写可像SRAMSR

51、AM一样，不需要附加任何外部元器件，一样，不需要附加任何外部元器件， 读访问时间为读访问时间为45450ns45450ns。 其引脚如下图所示：其引脚如下图所示： A A0 0-A-A12 12： ：地址信号输入线。地址信号输入线。 I/O0I/O7I/O0I/O7：8 8条数据线。条数据线。 CECE：片选信号线，为输入信片选信号线，为输入信 号号, ,低电平有效。低电平有效。 OEOE：输出允许信号输出允许信号, ,为低电平为低电平 时允许数据输出。时允许数据输出。 WEWE：写允许信号。写允许信号。 RDY/BUSYRDY/BUSY：写结束状态输出写结束状态输出 信号。当开始写入数据时，

52、信号。当开始写入数据时， 该引脚变为低电平，写入该引脚变为低电平，写入 完毕后则变为高电平完毕后则变为高电平 V VCC CC： ：+5V+5V电源电源 GNDGND：接地。接地。 NCNC：空脚。空脚。 图图 28C6428C64引脚图引脚图 3. 3. 快擦写可编程的快擦写可编程的EPROM-FLASH Memory(EPROM-FLASH Memory(闪存闪存) ) EEPROM EEPROM在线编程的时间长，应用不甚方便。与在线编程的时间长，应用不甚方便。与 EEPROMEEPROM相比，相比，FLASH MemoryFLASH Memory存储容量大，编程速度存储容量大，编程速度

53、快，既具有快，既具有SRAMSRAM读写灵活性和较快的访问速度，又读写灵活性和较快的访问速度，又 具有具有ROMROM断电后信息不丢失信息的特点。断电后信息不丢失信息的特点。 AMDAMD公司的公司的28F256(32K28F256(32K8 8位位) )、28F512(64K28F512(64K8 8 位位) )、28F010(128K28F010(128K8 8位位) )、28F020(256K28F020(256K8 8位位) )、 28F040(512K28F040(512K8 8位位) )是是FlashFlash系列产品，其基本原理、系列产品，其基本原理、 结构、特性和操作使用方法大

54、致相同，其引脚如下结构、特性和操作使用方法大致相同，其引脚如下 图所示：图所示： A A0 0-A-A14 14、 、A A15 15、 、A A16 16 ： ：地址信号输入线。地址信号输入线。 DQDQ0 0DQ7DQ77 7：数据输入数据输入/ /输出线。输出线。 CECE：芯片允许输入线芯片允许输入线( (即片选即片选) )，为输入信号，为输入信号, ,低电平有效。低电平有效。 OEOE：输出允许信号输出允许信号, ,为低电平时允许数据由为低电平时允许数据由DQDQ0 0DQDQ7 7输出。输出。 V VPP PP： ：擦除擦除/ /编程电源。编程电源。 V VCC CC： ：+5V+

55、5V电源电源 V VSS SS： ：接地。接地。 5.4 5.4 存储器与存储器与CPUCPU接口的基本技术接口的基本技术 CPUCPU与存储器连接时，地址总线、数据总线和控制总线都与存储器连接时，地址总线、数据总线和控制总线都 要连接，连接时要注意以下几个问题：要连接，连接时要注意以下几个问题： (1)CPU(1)CPU总线的带负载能力。总线的带负载能力。 (2)CPU(2)CPU时序与存储器存取时序的配合。时序与存储器存取时序的配合。 (3)(3)存储器组织与地址分配。存储器组织与地址分配。 ( (一一)CPU)CPU总线的带负载能力总线的带负载能力 8086/8088CPU8086/80

56、88CPU输出线的带负载能力一般为输出线的带负载能力一般为5 5个个74LS(TTL)74LS(TTL) 或或1010个个74HC(CMOS)74HC(CMOS)逻辑元件系列，因此：在简单的系统中，逻辑元件系列，因此：在简单的系统中， CPUCPU与存储器可直接连接，而在较大的系统中，与存储器可直接连接，而在较大的系统中，CPUCPU数据总线数据总线 要加双向总线驱动器要加双向总线驱动器( (如如74LS245)74LS245)，地址和控制总线要加单向，地址和控制总线要加单向 驱动器驱动器( (如如74LS244)74LS244)，使，使CPUCPU通过总线驱动器与存储器连接。通过总线驱动器与

57、存储器连接。 一、接口连接应注意的问题一、接口连接应注意的问题 ( (二二)CPU)CPU时序与存储器存取时序的配合时序与存储器存取时序的配合 CPUCPU对存储器进行读操作时，对存储器进行读操作时，CPUCPU发出地址和读信号后，发出地址和读信号后， 存储器必须在规定的时间内读出有效数据。存储器必须在规定的时间内读出有效数据。 当当CPUCPU对存储器进行写操作时，存储器必须在写信号对存储器进行写操作时，存储器必须在写信号 规定的时间内将数据写入指定单元。存储器芯片读写速率规定的时间内将数据写入指定单元。存储器芯片读写速率 必须与必须与CPU(CPU(或总线或总线) )的时序相配合。的时序相

58、配合。 ( (三三) )存储器组织和地址分配存储器组织和地址分配 在设计内存时，要合理分配地址空间。在设计内存时，要合理分配地址空间。 8086/8088CPU8086/8088CPU硬件复位后的开始地址为硬件复位后的开始地址为FFFF0HFFFF0H，因此，因此 将其内存空间的高端将其内存空间的高端F0000HFFFFFHF0000HFFFFFH安排为安排为ROMROM区，存放区，存放 BIOSBIOS程序程序( (基本输入输出程序基本输入输出程序) )。 ( (四四) )存储器的扩展存储器的扩展 1.1.位扩展法位扩展法 对于数据线不满对于数据线不满8 8位的存储器芯片要扩充成字节长度，位

59、的存储器芯片要扩充成字节长度， 简称位数扩充。简称位数扩充。 假定使用假定使用8K8K1 1位的位的RAMRAM存储器芯片，那么组成存储器芯片，那么组成8K8K8 8位位 的存储器可采用位扩展法，此时只加大字长，而存储器的的存储器可采用位扩展法，此时只加大字长，而存储器的 字数与存储器芯片字数一致，如下图所示。字数与存储器芯片字数一致，如下图所示。 图中，每一片图中，每一片RAMRAM是是819281921 1位，故其地址线为位，故其地址线为1313条条 (A0(A0A12)A12)，可满足整个存储容量的要求。每一片对应于数，可满足整个存储容量的要求。每一片对应于数 据的据的1 1位位( (只

60、有只有1 1条数据线条数据线) )，故只需将它们分别接到数据总，故只需将它们分别接到数据总 线上的相应位即可。在这种连接方式中，对片选信号均按线上的相应位即可。在这种连接方式中，对片选信号均按 已被选中来考虑。每一条地址总线接有已被选中来考虑。每一条地址总线接有8 8个负载，每一条数个负载，每一条数 据线接有一个负载。据线接有一个负载。 图图 位扩展法组成位扩展法组成8K8K8 RAM8 RAM 2. 2. 字扩展法字扩展法 字扩展即扩充字节容量字扩展即扩充字节容量( (或称为地址扩充或称为地址扩充) )，而位数不变，而位数不变 ，因此将芯片的地址线、数据线、读，因此将芯片的地址线、数据线、读