认知无线电终端的改进设计与实现及OFDM峰均比抑制算法的研究硕士论文

1、认知无线电终端的改进设计与实现及ofdm峰均比抑制算法的研究improved design and implementation of cognitive radio terminals and research on algorithm reducing papr of ofdma thesis submitted toxian jiaotong universityin partial fulfillment of the requirementsfor the degree ofmaster of engineering sciencebyjunping luo(information

2、and communication engineering)supervisor: associate prof. xinmin luomay 2008论文题目：认知无线电终端的改进设计与实现及ofdm峰均比抑制算法的研究学科专业：信息与通信工程申请人：罗俊平指导教师：罗新民 副教授摘 要 本研究得到国家高技术研究发展“863计划”资助项目(2005aa123910)；陕西省科技攻关计划项目(2005k04-g11)；陕西省自然科学基金资助项目(2006f41)资助。认知无线电(cognitive radio, cr)是一种用于提高无线通信频谱资源利用率的智能技术，为解决当前效率低下的频谱管理

3、方式与不断增长的频谱资源需求之间的矛盾提供了一种新的途径。目前对cr的研究才刚刚起步，为了消除争议，验证cr理论，为cr的研究以及标准的确立提供参考，本课题组设计了一套基于软件定义无线电架构的的标准化、模块化通用cr实验系统。本文的主要工作是cr实验系统终端的硬件和软件框架设计与实现以及对降低cr实验系统终端发送信号峰均比算法的研究。论文首先介绍cr实验系统终端硬件的设计与实现。提出基带处理母板和中频子板、控制子板分离的结构设计方案，针对基带处理母板提出3dsp+fpga的硬件架构，为实验系统提供强大的基带计算能力，并且设计了中频子板和基带处理母板高速通信扩展插槽，有效的提高了实验系统的数据传

4、输速率。接着论文介绍cr实验系统终端软件框架设计与实现。在发送和接收dsp中基于dsp/bios设计了实时多任务系统程序框架，较好地满足了各个算法任务的执行时序和实时性要求，提高了dsp的cpu工作效率。论文随后针对cr实验系统终端发送信号峰均比过高导致误码上升的问题提出一种新的改进限幅算法并成功应用于cr实验系统，有效的降低了发送信号峰均比，提高了系统误码性能。论文中设计的cr实验系统终端软、硬件均已实现并调试成功，文中最后给出了调试结果。基于实验系统终端的组网实验以及认知无线电算法验证实验正在逐步开展，基本实现了cr实验系统终端的设计目标。关 键 词：认知无线电，cr实验系统终端，ofdm

5、峰均比，改进限幅算法论文类型：应用研究title: improved design and implementation of cognitive radio terminals and research on algorithm reducing papr of ofdmspeciality:information and communication engineeringapplicant:junping luosupervisor:associate prof. xinmin luoabstract funded by: “the national high technology res

6、earch and development program of china(863 program, no.2005aa123910)”, “the science and technology plan foundation of shaanxi province” (no.2005k04-g11) and “the natural science fundation of shaanxi province(no.2006f41)”.cognitive radio is an intelligent technology used to improve the utilization of

7、 spectrum resource. it provides a novel solution for the contradiction between the inefficiency of spectrum management and the growing demand for spectrum resource. the research of cr has just begun. so a standardized and modular cr expermental system is designed by our project team in order to prop

8、ose remarkable academic achivements and standards of cr. this thesis mainly focuses on design and implementation of hardware and software of cr terminals and the research on reducing papr of cr terminals.the thesis firstly presents the design and implementation of hardware of cr terminals. a novel h

9、ardware architecture of 3dsp+fpga is proposed to provide a powerful base-band digital signal processing ability. a high-speed expanding slot connecting the base-band board and the if boards is proposed to increase the data rate of cr expermental system. then the thesis secondly presents the design a

10、nd implementation of software framework of cr terminals. a realtime multi-task software framework based on dsp/bios is proposed to improve the efficiency of dsp and meet the requirement of timing of all algorithms. finally, a novel improved clipping algorithm is presented and implemented in cr termi

11、nals in order to solve the problem caused by high papr of transmitting signals. this algorithm has reduced papr efficiently and improved the ber performance of cr expermental system.the hardware and software of cr terminal presented in this thesis are already implemented and debugged. the results of

12、 debugging are presented at the last of the thesis. now a new expermental network and correlative algorithms are being developing based on the cr terminals.key words: cognitive radio; cr terminal; papr of ofdm; improved clipping algorithmtype of thesis: applied research目 录1 绪论11.1 认知无线电研究现状11.2 课题背景

13、及认知无线电实验系统概述21.3 论文的主要工作和内容安排52 认知无线电实验系统终端的硬件设计与实现72.1 基于软件定义无线电的实验系统终端硬件架构设计72.2 基带处理母板硬件电路设计与实现82.2.1 主要芯片选型分析92.2.2 硬件接口设计92.2.3 硬件电路实现132.3 中频子板电路设计与实现212.3.1 中频发送子板212.3.2 中频接收/检测子板242.4 射频模块选型282.5 本章小结283 认知无线电实验系统终端软件框架设计与实现293.1 认知无线电实验系统终端算法任务流程293.2 基带算法任务分配293.3 dsp算法流程设计323.4 基于dsp/bio

14、s的多任务程序框架设计343.4.1 实时多任务系统及dsp/bios简介343.4.2 基于dsp/bios的程序设计方法363.4.3 发送dsp实时多任务程序框架设计363.4.4 接收dsp实时多任务程序框架设计393.5 本章小结424 认知无线电实验系统降低信号峰均功率比算法的研究与实现434.1 ofdm传输技术的峰均功率比问题434.1.1 峰均功率比定义434.1.2 ofdm信号峰均功率比统计规律444.2 高峰均功率比对认知无线电系统造成的影响454.3 常见的降低信号峰均功率比算法比较474.3.1 信号预畸变技术474.3.2 编码类技术484.3.3 概率类技术48

15、4.4 改进限幅滤波算法降低ofdm信号峰均功率比494.4.1 限幅算法思想494.4.2 改进限幅算法504.4.3 改进限幅算法参数的选择524.4.4 改进限幅算法仿真结果534.5 改进限幅算法在认知无线电实验系统中的实现544.6 本章小结565 认知无线电终端的硬件和软件框架测试575.1 认知无线电实验系统终端硬件测试575.1.1 电源模块测试575.1.2 时钟信号测试595.1.3 高速数字信号传输的信号完整性测试615.2 认知无线电实验系统软件框架测试625.2.1 底层硬件配置测试625.2.2 各算法模块间的接口测试635.2.3 任务时序和算法实时性测试645.

16、3 本章小结646 结论与展望656.1 工作总结656.2 后续工作及展望65致 谢66参考文献67附 录 认知无线电实验系统终端实物图69攻读学位期间取得的研究成果70声明contents1 preface11.1 reasearch status of cognitive radio11.2 thesis background and brief introduction of cr experimental system21.3 main work and the arrangement of contents52 design and implementation of hardwa

17、re in cr terminals72.1 design of hardware framework based on sdf72.2 circuit design of the base band processing board82.2.1 selection of the key devices92.2.2 circuit design of interface92.2.3 circuit implementation132.3 circuit design and implementation of the if boards212.3.1 if transmitter board2

18、12.3.2 if receiver board242.4 selection of radio-frequency module282.5 brief summary283 design and implementation of the software framework in cr terminals293.1 algorithm flow in cr terminals293.2 dispatch of base band algorithms293.3 algorithm flow in dsp323.4 design of multi-task software framewor

19、d based on dsp/bios343.4.1 brief introduction of real-time multi-task operating system and dsp/bios343.4.2 design method of software based on dsp/bios363.4.3 software frameword in transmitting dsp363.4.4 software frameword in receiving dsp393.5 brief summary424 reasearch of algorithm reducing the pa

20、pr in cr experimental system434.1 brief introduction of papr problem of ofdm signal434.1.1 definition of papr434.1.2 statistical properties of papr of ofdm signal444.2 impact to cr experimental system caused by high papr454.3 common algorithms reducing the papr of ofdm signal474.3.1 signal distortio

21、n techniques474.3.2 coding techniques484.3.3 probability techniques484.4 improved clipping algorithm reducing papr of ofdm signal494.4.1 basic idea of clipping algorithm494.4.2 improved clipping algorithm504.4.3 selection of parameters in improved clipping algorithm524.4.4 simulation result of impro

22、ved clipping algorithm534.5 implementation of the improved clipping algorithm in cr experimental system544.6 brief summary565 testing and debugging of hardware and software framework in cr terminals575.1 debugging of hardware in cr terminals575.1.1 debugging of power module575.1.2 debugging of clock

23、 module595.1.3 signal integrity testing of high speed digital signals615.2 debugging of software framework in cr terminals625.2.1 configurating the underlying hardware625.2.2 interface of all algorithm modules635.2.3 timing and real-time properties of all algorithm tasks645.3 brief summary646 conclu

24、sions and suggestions656.1 conclusions656.2 suggestions65acknowledgements66references67appendice69achievements70declaration1 绪论无线通信从出现到现在短短几十年时间，历经几代变革，到现在呈现多种无线通信系统共同发展的态势。目前各个无线通信系统在政府有关部门的授权下使用各自的通信频段和带宽。这种静态的无线频谱管理方式，虽然可以简单有效地避免不同无线通信系统间的相互干扰，但常常导致频谱利用率非常低1。并且对于日益增长的无线通信带宽需求和新出现的通信系统没有很好的支持，成为无线

25、通信技术发展的瓶颈。在此背景下，认知无线电技术被提出用于提高频谱利用率，解决不断增长的频谱资源需求与当前效率低下的频谱管理方式之间的矛盾。1.1 认知无线电研究现状1999年joseph mitola在软件定义无线电(software defined radio, sdr)基础上提出认知无线电(cognitive radio, cr)2。其基本思想是认知无线电系统能够感知周围的无线通信环境，动态检测和有效利用已被分配但暂时未使用或者未完全使用的频谱，根据一定的学习和决策算法，实时自适应地改变系统工作参数，在时间、频率以及空间上进行多维的频谱复用，从而提高频谱利用率3。在mitola之后，fat

26、ih capar提出一种比较简单，容易实现的认知无线电定义4，将认知无线电定义为一种智能化、动态频谱资源管理使用方式，授权用户拥有最高的频谱使用优先级，它可以和若干具有低优先级的认知用户分享频谱资源，以提高频谱资源利用率。目前国际上开展的cr研究大多采用类似的简化定义。2004年5月fcc明确支持cr技术并修正美国的电波法，给出cr在电视广播频段内实现的建议标准5。同年10月，ieee成立802.22工作组开始着手研究和制定工作于电视频段的、基于cr技术的wran技术标准6，目标是将分配给电视广播的vhf/uhf频带的空闲频道有效利用作为宽带访问线路。各研究机构在认知无线电系统的可行性验证和实

27、现研究方面也做了大量工作。美国国防部高级研究计划署(darpa)资助的下一代无线通信(xg)项目设计了自适应频谱系统原型，项目组基于该系统原型完成了在不干扰授权用户的前提下使用空闲的频段进行通信的实验，实验结果表明频谱的利用率可以比现有水平提高10倍7。2003年5月mitre公司自主研发自适应频谱无线电(adaptive spectrum radio, asr)实验床，基于该实验床成功验证了自适应频谱接入的可行性8。维吉尼亚无线通信技术中心研究设计了认知无线电仿真实验椅和硬件实验床，并着手研发基于生物启发的认知无线电引擎节点9。伯克利大学建立了伯克利仿真平台bee2 (berkeley em

28、ulation engine 2)。仿真平台基带模块使用5块fpga (field programmable gate array, 现场可编程门阵列器件)，每个fpga支持4路射频数据输入，基于该仿真平台可以完成cr系统的频谱感知等物理层和网络层算法实验。伯克利大学的研究人员基于bee2对基于能量和基于循环平稳特性的频谱感知技术和算法进行了实验仿真和性能分析10。近几年，国内研究机构也开始关注和跟踪cr技术的发展，包括电子科技大学、清华大学、香港科技大学及西安交通大学在内的各高校纷纷开展对cr理论的研究和实现方案的探讨。国家863计划基金在2005年首次支持了认知无线电关键技术的研究。目前国

29、内各高校研究机构对cr技术的研究课题主要集中于cr系统中的合作及跨层设计技术、空间信号检测和分析、qos保证机制和认知无线电实验系统研制等方面。1.2 课题背景及认知无线电实验系统概述目前对认知无线电的研究仍处于起步发展阶段，很多观点没有形成统一认识，甚至争议很大。例如授权用户怀疑认知用户空闲频谱检测的可靠性，担心自身通信的可靠性会受到认知用户的威胁11；另一方面，学术界提出的各种频谱检测方法往往没有机会在实际的系统中得到验证。因此，一个具体的认知无线电实验系统可以很好的说明和验证诸多问题，为认知无线电理论研究和标准确立积累经验、提供参考。项目组前期在借鉴软件定义无线电架构及ieee相关标准的

30、基础上，在电视uhf频段实现了第一版认知无线电实验系统。第一版认知无线电实验系统实现了一定距离内、空闲电视频道上的点对点无线通信，通信终端在静默期感知电视信号，发现电视信号占用工作频段后发出通知信号，操作员切换终端工作频率在新的空闲频段保持通信。第一版认知无线电具备了对cr基本概念及关键技术进行验证的能力。但是，第一版认知无线电实验系统结构简单，功能单一，频谱切换仍需人工干预，频谱感知能力也较弱。为了进一步验证认知无线电系统实现可能性，项目组设计了第二版认知无线电实验系统。下文中出现的“实验系统”除特别注明外，均指第二版认知无线电实验系统。第二版认知无线电实验系统不再沿用第一版的大区制网络拓扑

31、结构，改为使用带中心控制节点的分布式adhoc多小区网络结构。第二版认知无线电实验网络工作频段为西安地区2640号电视频道，中心工作频率范围614734mhz，带宽120mhz。实验网络由多个小区组成，每个小区覆盖范围为300m，每个小区包括一个认知无线电中心控制节点、若干认知无线电用户(认知用户终端)、一个电视信号发射机(tv信号发射塔，可能位于小区外部，但覆盖各个小区)和若干电视信号接收机(tv信号接收机)。认知无线电实验网络一个小区的组成结构如图 11所示。图 11 第二版认知无线电实验网络小区结构和第一版认知无线电实验系统比较，第二版认知无线电实验系统重新设计了网络拓扑结构，增强了终端

32、的运算能力(由dsp+fpga架构升级为arm+3dsp+fpga架构)，以支持更灵活的覆盖区域和更复杂多变的通信环境。同时实验系统支持更复杂的星座图映射方式和调制方式，将基带数据传输速率增大到6.4mbps。有效信息传输速率提高到4.16mbps。第一版和第二版实验系统工作参数对比如表 11所示。表 11 认知无线电实验系统参数系统参数名称第一版实验系统参数值第二版实验系统参数值组网方式以太网结构有中心控制节点的分布式多小区网络网络覆盖范围(半径)300m每个小区覆盖300m双工方式fddfdd多址方式fdmafdma星座图映射qpskqpsk/16qam调制方式ofdm(64子载波)ofd

33、m(64/256子载波)基带信息传输速率1.6mbps6.4mbps模拟中频频率36mhz36mhz射频工作频段614734mhz614734mhz信道带宽8mhz8mhz信道上下行间隔32mhz32mhz为了更好的验证认知无线电技术中频谱资源的动态管理，实验系统重新设计了系统ofdm参数。实验系统ofdm参数如表 12所示。表 12 第二版认知无线电实验系统ofdm参数系统参数名称室内环境下参数值室外移动环境下参数值最大时延扩展0.625us（对应150m路径差）2.5us（对应600m路程差）保护间隔2.5us10us有用符号持续周期10us40usofdm符号周期(插cp后)12.5us

34、10us2.5us50us子载波频率间隔1/10us=100khz1/40us=25khz子载波数n6.4m/100k=646.4m/25k=256cp点数g1664可用子载波个数640.8约为522560.8204导频子载波个数832数据子载波个数44176odfm符号速率1/(12.5us)=80kbauds1/(50us)=20kbauds可用符号总的符号速率3.52mbauds3.52mbauds总的有效符号速率4.16mbauds4.16mbauds针对实验系统终端所处的通信环境不同，实验系统提供两套ofdm工作参数。在表 12中，对应室内环境，最大时延扩展小，多径影响较弱，设计使用

35、较少的子载波数，以降低ofdm调制解调算法的复杂度和减小ofdm信号峰均功率比对实验系统误码性能的影响。但是对应在室外环境，信号的最大时延扩展较大，多径影响严重，必须使用更大的子载波数来消除符号间干扰，此时ofdm调制解调算法较复杂。特别要注意的是子载波数增大后，ofdm信号峰均功率比较大，对系统误码性能有不可忽略的影响，必须采取相应措施抑制ofdm信号峰均功率比，降低系统误码率。实验系统网络中包括认知用户终端和中心控制节点，认知用户和中心控制节点之间使用专用控制信道和专用信令帧进行信令的传输；信令帧结构如图 12所示。图 12 信令帧结构两个认知用户间使用业务信道和数据帧进行数据传输。数据帧

36、结构如图 13所示。图 13 数据帧结构数据帧包含四个层次。最底层ofdm帧是实验系统基带ofdm调制的基本数据单元，帧长与ofdm子载波数有关，子载波数n=64时，帧长为12.5us；n=256时，帧长为50us。第二层复帧是实验系统终端dsp数据处理的基本单元，1个复帧由16个ofdm帧组成，长度为200us/800us(对应n=64/n=256)。第三层超帧是cr终端中dsp和arm主控模块数据交互的基本单元，1个超帧由32个复帧组成，超帧的帧头(第一个复帧)包含突发同步信息，功率控制信息等，超帧长度为6.4ms/25.6ms。最上层超高帧是两个认知用户应用层数据通信的基本单元。1.3

37、论文的主要工作和内容安排论文作者参与了国家“863”“认知无线电技术研究”项目（2005aa123910）的研究工作，主要负责第二版认知无线电实验系统终端的设计与实现。论文完成主要的工作如下：1） 阅读认知无线电相关文献和资料，深入了解认知无线电发展历史和研究前沿。学习sdr技术和ofdm技术，总结和比较各种认知无线电系统的实现方案。2） 参与项目组第一版认知无线电实验系统的测试与调试，总结第一版实验系统的设计经验，在此基础上提出第二版实验系统终端的软/硬件框架结构。3） 完成认知无线电实验系统终端的硬件设计。完成终端基带模块、中频模块的原理图设计、pcb图设计，参与射频模块选型和调试。4）

38、完成认知无线电实验系统终端的基带软件框架设计。对终端基带数据处理算法和认知算法进行资源分配和接口设计，基于实时多任务内核dsp/bios设计了dsp的程序框架。5） 参与各个模块的调试和无线通信链路的联合调试，参与各基带数据处理算法及认知算法的调试，协助项目组成员总结调试结果和调试文档。6） 从理论上分析研究了ofdm信号高峰均比问题对认知无线电实验系统的影响。结合认知无线电实验系统的软、硬件环境，提出适用于认知无线电实验系统的降低ofdm信号峰均比算法，解决高峰均比导致系统误码性能下降的问题。论文的结构及主要内容如下：第一章介绍了认知无线电技术的发展历史及研究现状，引出课题背景并概括介绍了项

39、目组设计的认知无线电实验系统，最后介绍论文的工作和结构安排。第二章给出实验系统终端的硬件设计及实现方案。对实验系统终端的硬件平台设计方案按基带、中频、射频的顺序详细展开阐述。第三章根据认知无线电实验系统的设计目标，分析在实验系统终端运行的算法任务的复杂度及实时性要求，提出算法任务分配方案；结合实验系统终端的3dsp+fpga架构，提出基于实时多任务系统内核的多任务程序框架，保证各算法的实时性要求。第四章分析ofdm信号高峰均比问题的产生原因和影响，结合认知无线电实验系统终端软、硬件环境，提出新的改进限幅算法降低认知无线电系统发送信号峰均比，给出算法在认知无线电实验系统中的实现及优化方案，最后给

40、出算法在实际系统中运行的实测数据。第五章是认知无线电实验系统终端的软件、硬件测试结果。第六章是对论文工作的总结和展望。2 认知无线电实验系统终端的硬件设计与实现2.1 基于软件定义无线电的实验系统终端硬件架构设计软件定义无线电(software defined radio, sdr)的基本思想是以一个通用、标准化、模块化的硬件平台为依托，通过软件编程来实现无线电台的各种功能，从基于硬件、面向用途的电台设计方法中解放出来。从硬件角度来看，sdr尽量采用标准的、高性能的开放式总线结构，以利于硬件模块的不断升级和扩展12,13，是实现认知无线电的理想平台14。由于目前a/d、d/a器件带宽和处理器处

41、理能力的限制，要对射频信号采样比较困难，通常采用对中频采样的sdr结构，其系统结构如图 21所示，包括射频前端、中频模块、宽带a/d和d/a转换器、数字上下变频器、高速信号处理器等。图 21 常用的sdr系统结构框图借鉴图 21的sdr系统结构，认知无线电实验系统终端采用数字化中频方案，将终端划分为主控模块、基带处理模块、中频模块和射频模块，如图 22所示。主控模块主要包含一块arm9芯片。负责实现实验系统终端的mac层及网络层协议，同时还负责控制终端的工作状态。基带处理模块是终端的核心，负责实现认知无线电的各种算法，也是终端中结构最复杂的部分，主要由3块dsp和1块fpga组成。中频模块分为

42、中频发送模块、中频接收模块和中频检测模块，中频模块包括了数字上/下变频器，高速的ad、da器件以及模拟中频电路。射频模块包括数控捷变频模块和捷变高频头，因为实验系统工作在电视频段，因此射频模块采用市场上成熟的电视射频模块。图 22 cr实验系统终端硬件总体设计框图论文作者主要完成了基带处理模块和中频各模块的硬件电路设计和实现，下面对基带处理模块和中频模块详细展开阐述。2.2 基带处理母板硬件电路设计与实现基带母板的主体框架主要包括三块ti公司高端定点dsp(ti tms3206416tglz7)和一块altera公司高端fpga(stratix ii ep2s30f672c5)，四块子板扩展插

43、槽，以及外围的存储芯片和电源模块电路。实验系统终端采用全双工工作方式，并且实时检测频谱空穴和授权用户；算法任务非常复杂，而各种算法任务基本上都在基带母板上实现。因此基带母板采用多通道设计方式，同时将算法任务按所属通道进行分类，使用三块dsp分别负责各自通道的算法任务。实验系统终端数据吞吐量非常大，在dsp和中频子板之间是高速的并行数据传输，并且因为数据传输是异步突发的，需要进行数据的缓存和突发检测等处理。因此系统设计使用一块fpga完成传输过程中的数据缓存及处理。三个通道的dsp分别配备有flash芯片用于存放启动配置代码，接收通道和检测通道dsp配备32mb容量的sdram芯片用于缓存算法处

44、理过程的中间数据。终端的基带处理模块整体硬件框架设计如图 23所示。图 23 认知无线电终端基带处理模块硬件框架2.2.1 主要芯片选型分析实验系统终端选用的dsp (ti tms3206416tglz7)是ti公司最高端的定点dsp系列产品之一15。选用tms3206416tglz7型号dsp的原因是：该dsp运算能力强，并且集成了大量数字信号处理库函数，能够很好的承担认知无线电终端的基带算法任务；同时，该dsp提供丰富的外部接口，方便实现dsp和其他器件的数据和控制接口。tms320c6416tglz7主要特点如下：最高工作频率：720mhz；8级流水线，最高执行指令速度为5760mips

45、；内置两个硬件乘法器，每个时钟周期完成4个16bit的乘法运算；16kbyte数据和16kbyte指令高速缓存；1mbyte可配置片内ram；支持emif/ hpi/ gpio/ mcbsp等多种外部通信接口；总功耗小于1.5w。实验终端选用的fpga (stratix ii ep2s30f672c5)是altera公司stratix ii系列高密度高性能fpga之一16。选用ep2s30f672c5型号fpga的原因是：该fpga提供充足的io通用管脚和时钟锁相环(pll)资源，方便与其他器件建立数据通道和提供稳定时钟；同时该fpga拥有大量的存储空间和良好的运算处理能力，提供强大的数据存储

46、、交换和运算处理能力。stratix ii ep2s30f672c5主要特点如下：基本逻辑单元：33 880个；片内存储单元ram：1 369 728bits；128个9bits硬件乘法器，运算频率最高到450mhz；片内集成16个数字信号处理块；2个增强型锁相环，4个快速锁相环；可用通用io管脚：500个。2.2.2 硬件接口设计1） dsp与主控模块arm的接口dsp与主控模块arm的接口设计如图 24所示。图 24 dsp和主控模块arm接口dsp和主控模块arm交互的数据主要是应用层的多媒体数据，还有一些控制信息，频谱检测信息等。数据传输过程是由arm控制，且传输的数据量较大，因此选择

47、使用hpi接口来连接dsp和arm。hpi是并行通信接口，接口位宽为32bits，数据通信采用异步时序，最高的数据传输速率由arm和dsp的工作频率决定，系统设计的hpi数据传输为26.4mb/s。实验系统将基带处理模块三个dsp的hpi口连在一起，复用32bits的数据总线；当arm发起通信时，通过片选信号hcs#选通dsp进行数据传输，hstrobe#信号由hcs#信号、hcntl0信号和hcntl1信号的异或组合逻辑输出得到，用于锁存信号；当dsp发起数据通信时，通过外部中断hint向arm请求中断，等待arm响应中断后进行数据传输。hpi的接口时序如图 25所示。图 25 hpi接口时

48、序2） dsp与fpga的接口dsp与fpga之间的接口是整个基带处理模块中数据流量最大的接口，三个dsp是并行处理的，因此要求并行地传输数据；同时，fpga和dsp之间的数据流传输是突发性的，数据传输速率要求尽量快，以减小数据传输延时，提高数据通道吞吐率。设计中使用emifb口实现dsp和fpga之间的接口，emifb接口有以下特点：（1） 数据位宽为16bit；（2） 支持4个寻址空间，最大可寻址范围1gbyte；（3） 支持多种标准的外部存储器，可以直接和fpga的fifo相连；（4） 可以配置成同步或异步数据接口；（5） 支持外部或内部时钟源，数据时钟可以配置成时钟源的多种分频形式。设

49、计中，因为fpga和dsp之间的数据流传输是突发性的，因此将emifb接口设计为异步数据接口，接口时钟由dsp的cpu时钟分频后提供；fpga使用fifo作异步通信的数据缓存，fifo的读写时钟由dsp的emifb接口时钟提供。工作在异步接口模式下的emifb口数据传输速率最高到120mbyte/s。三个dsp使用独立数据通道和fpga相连，因此fpga中数据吞吐量最大可达到240mbyte/s3=720mbyte/s；能够支持这么高的数据传输速率是因为fpga内部逻辑单元的并行结构，三个通道可以同时工作而不相互干扰。dsp与fpga的接口及时序图如图 26和图 27所示。图 26 dsp与f

50、pga的接口图 27 dsp与fpga接口(emifb接口)时序图3） fpga与发送扩展子板接口fpga实现了发送dsp到中频发送子板的数据缓存；发送dsp首先通过emifb接口将数据传输到fpga，fpga再将缓存的数据传输至中频发送子板完成数字上变频处理。发送dsp发送数据使用异步逻辑时序，而中频发送子板的数据传输是和时钟同步的，因此在设计中使用fpga内部的fifo作为数据的缓存。具体实现如图 28所示。图中，fifo的输入和输出位宽都是16bits，写时钟由发送dsp提供，由dsp作为主控制器异步地将数据写入fifo；读时钟由发送子板提供，dff和两个非门构成的组合逻辑实现发送子板持

51、续地以读时钟频率从fifo中读出数据。发送dsp的emifb口数据写入受dsp2_ce2和dsp2_nwe信号的控制，异步地将数据写入fpga的fifo中，然后ad9857和时钟pdclk同步地将数据从fifo读出。接口时序如图 29所示。图 28 使用fifo实现发送dsp到发送中频子板数据缓存图 29 基带处理母板到中频发送子板数据接口时序图4） fpga与接收子板接口同样fpga实现了中频接收子板到接收dsp的数据缓存，具体实现如图 210所示。接口时序图如图图 211所示。图 210 使用fifo实现中频接收子板到接收dsp数据缓存图 211 基带处理母板到中频接收子板数据接口时序图中

52、频接收子板将下变频后的基带数据同步地传输到fpga，同步时钟由下变频器件提供；fpga对数据进行缓存，再通过emifb异步接口将缓存数据传输至接收dsp做基带的算法任务处理。由于下变频器件输出正交调制的两路数据(i路和q路)，因此设计并行工作的两个fifo，分别对应接收i路和q路数据，两个fifo的输出端都接到接收dsp的emifb口，需要对emifb口进行分时复用，因此在fifo的输出端加上三态选通信号。两个fifo的输入和输出位宽都是16bits，写时钟由中频接收子板提供，中频接收子板将数据和时钟同步地写入fifo；读时钟由dsp提供，dsp通过edma控制器，异步地将i路和q路数据读入接

53、收dsp中。图 211中显示的是fpga接收i路数据输入并将缓存数据写入接收dsp的时序图。5） fpga与频谱检测子板接口和fpga与接收子板的接口的功能和结构相同。2.2.3 硬件电路实现1） 电源设计电源设计是终端基带母板设计的首要问题，电源设计主要有三个方面的要求：第一，电源要满足整个电路板各模块的电压、电流和功率要求；第二，电源的稳定度要满足一定要求；第三，散热良好。否则，电源模块工作不稳定将给系统终端带来不可预测的后果，影响系统的正常工作。基带母板主要器件的电流和功耗如表 21所示。表 21 基带母板主要器件功耗器件型号电压（v）电流峰值（ma）数量峰值功耗(w)dsp( tms3

54、20c6416tglz7)核心电压1.2io电压3.334.0617fpga( stratix2s30f672c5)核心电压1.2io电压3.314.3353flash( am29lv400b)数字3.3155mhz30.1485复位芯片(max708s)数字3.3142.731.4127sdram( mt48lc4m32b2)数字3.332044.2240led灯数字3.34060.7920总计/14.974由表 21的估算可以看出基带母板的峰值功耗约为14.974w。选用的电源芯片必须满足峰值功耗要求，同时输出电流也必须满足要求：i3.3v=1513+206+203+15+153+142.

55、73+4053204=2830.1 mai1.2v=7133+2488=4627 ma基于上面估算，设计使用ti公司的集成电源模块pt6944为基带母板提供3.3v和1.2v电压。pt6944能够同时提供1.2v和3.3v双路电压输出，对应1.2v和3.3v的最大输出电流均为6a，最大输出功耗为27w，能够满足基带母板的电流和功耗的要求。pt6944要求输入电压为5v，选择效率较高的开关电源lm2678-5作为pt6944的电源输入芯片。lm2678-5的输入电压是9v，输出电压是5v，最大输出电流为5a，最大输出功耗为25w。lm2678-5和pt6944均为开关电源，有较高的效率，即使输出

56、电流较大，发热量也较小；但是为了提供稳定的电压输出，开关电源芯片需要较复杂的外围电路。另外开关电源噪声较大，在布线时电源芯片必须远离其他芯片，以免干扰系统正常工作。基带母板电源模块如图 212所示。图 212 基带母板电源模块2） 时钟设计时钟设计是基带处理模块设计非常重要的环节。基带处理模块涉及多个时钟信号，具体设计方案如图 213所示。三个dsp的输入时钟分别采用有源晶振输出的60mhz时钟信号，在dsp内部通过倍频电路将60mhz时钟倍频到720mhz作为dsp的cpu时钟。dsp再将cpu时钟通过分频电路得到beclkout和aeclkout时钟信号，为外部数据接口提供读/写时钟。同时，使用48mhz有源晶振的输出作为fpga锁相环电路的输入时钟，经过pll的分频/倍频后为中频子板各个器件提供输入时钟。图 213 基带处理板时钟方案三