计数器作业及往届考题

1、上页上页下页下页返回返回数字电子技术基础数字电子技术基础答疑时间答疑时间 5月月7日（星期三）：下午日（星期三）：下午2:004:00 5月月9日（星期五）：下午日（星期五）：下午2:004:00 5月月12日（星期一）：下午日（星期一）：下午2:004:00 5月月14日（星期三）：下午日（星期三）：下午2:004:00 5月月16日（星期五）：下午日（星期五）：下午2:004:00上页上页下页下页返回返回数字电子技术基础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础D. 动态RAM存储单元的结构比静态RAM存储单元的结构简单。上页上页下页下页返回返回数字电子技术基

2、础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础CBACABCBACBAY1ABY 1ABBABBABY1上页上页下页下页返回返回数字电子技术基础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础解解 t1时刻，寄存器时刻，寄存器II的数据的数据1000送到送到总线，寄存器总线，寄存器III接收，接收，I=1011，II=1000，III=1000；t2时刻，寄存器时刻，寄存器III的数据的数据1000送到总线，无数据接收，各寄存器数据不变；送到总线，无数据接收，各寄存器数据不变；t3时刻，

3、无数据传送，各寄存器数据不变；时刻，无数据传送，各寄存器数据不变；t4时刻，寄存器时刻，寄存器I的数据的数据1011送到总线，寄存送到总线，寄存器器II、III接收，接收，I=1011，II= III=1011。上页上页下页下页返回返回数字电子技术基础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础分析分析ROM中存放的部分数据，可以发现中存放的部分数据，可以发现ROM实现了实现了2位位8421 BCD码相码相加，并把和译成加，并把和译成7段码，如果输入是非段码，如果输入是非8421 BCD码，数码管熄灭。码，数码管熄灭。OC门在门在电路中起到驱动、反相和电平转换的逻辑

4、功能。整个电路实现了电路中起到驱动、反相和电平转换的逻辑功能。整个电路实现了2位位8421 BCD加法的逻辑功能。高位数码管只有熄灭加法的逻辑功能。高位数码管只有熄灭0和显示和显示1两种状态。如两种状态。如A3A2A1A0 =1001B，B3B2B1B0 =0111B，显示的数码是，显示的数码是16。当数码管尺寸较小。当数码管尺寸较小，VLED = 5V时，时，OC门可以省去，此时应将门可以省去，此时应将ROM中存放的数据取反。中存放的数据取反。上页上页下页下页返回返回数字电子技术基础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础 电路通过互触发，在电路通过互触发，在

5、Q1 和和 Q2产生矩形脉冲产生矩形脉冲输出。输出。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Ai Bi Ci-1Si Ci 设输入逻辑变量Ai为被减数、Bi为减数、Ci-1为低位的借位，输出逻辑函数Si为差、Ci为本级的借位输出信号。 解解 三三.（15分）使用分）使用74LS138译码器和适当的门电路设计一个译码器和适当的门电路设计一个1位位二进制数全减运算电路，列出真值表，画出电路图。依据数二进制数全减运算电路，列出真值表，画出电

6、路图。依据数字电子技术所学知识，简述还有哪些方案可以实现全减运算。字电子技术所学知识，简述还有哪些方案可以实现全减运算。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Ai Bi Ci-1Si Ci(1,2,4,7)(1,2,3,7)iiSmCm+VCC上页上页下页下页返回返回数字电子技术基础数字电子技术基础四、四、（15分）全同步16进制加法集成计数器74163构成的电路如图题A.2.6所示。全同步是指该计数器是同步时序电路、同步清零、同步

7、置数，其清零和置数信号均为低有效，CO是进位输出端，且CO=Q3Q2Q1Q0CTT。试回答以下问题：(1) 请说明图中两个计数器芯片分别采用了什么方法构成反馈？若由Q7Q0一起作为输出，电路计数的初态S0和最后一个有效状态Sn-1分别是多少？实现了几进制计数？(2) 若由F输出，该电路又为何种功能？(3) 若CP的频率fcp=1MHz，输出F的脉宽twf = ?上页上页下页下页返回返回数字电子技术基础数字电子技术基础I芯片采用了进位输出的反馈置数法，II片为反馈清零法。 若由Q7Q0一起作为输出： 电路计数的初态S0=00001000 最后一个有效状态Sn-1= 11111111 实现进制：

8、255-8+1=248(2) 由F输出，实现248分频。上页上页下页下页返回返回数字电子技术基础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础Data inputsData outputsCLRLOADENTENPCLKRCOQ0Q1Q2Q3D0D1D2D3Clear PresetCount Inhibit12 13 14 15 0 1 2lThe LOW level pulse on the CLR input causes all the outputs to go LOW.l Next, the LOW on the LOAD synchronously ent

9、ers the data into the counter and 1100 appear on the Q outputs at the positive-going clock edge.l The count advance through states 13, 14, and 15. And then recycles to 0, 1 during high ENT and ENP.l When ENP goes LOW, the counter is inhibited and remains in the binary 2 state.上页上页下页下页返回返回数字电子技术基础数字电

10、子技术基础5.3 5.3 试分析图题所示电路的逻辑功能。试分析图题所示电路的逻辑功能。 02nJQ01K0CPCP111JK10nC PQ解解 (1) 驱动程式和时钟方程驱动程式和时钟方程210nnJQ Q21K2CPCP上页上页下页下页返回返回数字电子技术基础数字电子技术基础(2) 将驱动方程代入特性方程得状态方程将驱动方程代入特性方程得状态方程 由状态转换图可见该由状态转换图可见该电路为异步电路为异步5进制计数器进制计数器。上页上页下页下页返回返回数字电子技术基础数字电子技术基础5.11 用用JK触发器设计图题所示两相脉冲发生电路。触发器设计图题所示两相脉冲发生电路。解解 电路的循环状态为

11、电路的循环状态为00 10 11 01 00，因此可按，因此可按同步计数器设计，用两个同步计数器设计，用两个JK FF实现。实现。(1) 作次态卡诺图求状态方程和输出方程作次态卡诺图求状态方程和输出方程 Q1n Q0nQ1n+1 Q0n+10010010010111101上页上页下页下页返回返回数字电子技术基础数字电子技术基础 Q1n Q0nQ1n+1 Q0n+10010010010111101(2) 求驱动方程求驱动方程 将状态方程与将状态方程与JK触发器的特性方程对比触发器的特性方程对比FF0FF1上页上页下页下页返回返回数字电子技术基础数字电子技术基础5.12 一个同步时序电路如图题所示

12、。设触发器的初态一个同步时序电路如图题所示。设触发器的初态Q1 = Q0 = 0。(1) 画出画出Q0 、Q1和和F相对于相对于CP的波形；的波形；(2) 从从F与与CP的关系看，该电路实现何种功能？的关系看，该电路实现何种功能？1）写方程式）写方程式解解 上页上页下页下页返回返回数字电子技术基础数字电子技术基础 Q1n Q0nQ1n+1 Q0n+10001011110001100状态转换表00 01 1110从从F与与CP的关系可以看出该电路实现三分频的关系可以看出该电路实现三分频。上页上页下页下页返回返回数字电子技术基础数字电子技术基础5.15 用用74LS293及其它必要的电路组成六十进

13、制计数器，画出及其它必要的电路组成六十进制计数器，画出电路连接图。电路连接图。解解 74LS293为异步为异步2-8-16进制集成计数器，需要两片级联实现进制集成计数器，需要两片级联实现60进制计数器。进制计数器。方法一：全局反馈清零方法一：全局反馈清零上页上页下页下页返回返回数字电子技术基础数字电子技术基础方法二：局部反馈清零方法二：局部反馈清零上页上页下页下页返回返回数字电子技术基础数字电子技术基础5.20 计数器计数器74161构成电路如图题构成电路如图题5.20所示，试说明其逻辑功能。所示，试说明其逻辑功能。 74161(1)的CO输出控制着74161(2)的CTP和CTT，而7416

14、1(2)的输出CO又作为反馈控制预置信号(同步置数），又CO = Q3Q2Q1Q0CTT，因此，两片计数器的满状态和预置状态即为计数器的结束和初始状态。所以，该电路为同步196进制计数器。解解 上页上页下页下页返回返回数字电子技术基础数字电子技术基础5.29 电路如图题所示，要求电路如图题所示，要求(1) 列出电路的状态迁移关系列出电路的状态迁移关系(设初始状态为设初始状态为0110)；(2) 写出写出F的输出序列。的输出序列。上页上页下页下页返回返回数字电子技术基础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础6.5 集成单稳态触发器集成单稳态触发器74121组成电

15、路如图题所示，要求组成电路如图题所示，要求(1) 计算计算uO1、uO2的输出脉冲宽度；的输出脉冲宽度；(2) 若若uI如图中所示，试画出输出如图中所示，试画出输出uO1、uO2的波形图。的波形图。上页上页下页下页返回返回数字电子技术基础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础上页上页下页下页返回返回数字电子技术基础数字电子技术基础解解 (1) 555组成了多谐振荡器，74193为异步置数，置数始终有效，电路状态一直为1110B；4538组成了单稳态电路。(2) uo1的周期 T=0.7（R1+2R2）C=0.35ms(3) 74193不计数，进位端一直为高。(

16、4) 4538输出一直为稳态，低电平，无波形输出。上页上页下页下页返回返回数字电子技术基础数字电子技术基础6.20 用相同的信号输入到各电路，再用示波器观测出各输出波形如图所用相同的信号输入到各电路，再用示波器观测出各输出波形如图所示，试根据输入输出波形判断三种电路是何种电路。（设直流电源电压为示，试根据输入输出波形判断三种电路是何种电路。（设直流电源电压为+5V）解 框中为施密特电路。因施密特电路输出周期与输入信号周期相同，而输出脉宽取决于输入信号到达施密特电路上限阈值电压和下限阈值电压的时间。框中为单稳触发器。因单稳电路输出脉宽取决于其暂稳态时间，而输出周期取决于触发信号周期。框中为二分频

17、电路。因它输出周期为触发脉冲周期的2倍，且为方波输出。上页上页下页下页返回返回数字电子技术基础数字电子技术基础 例例 分析图所示电路的逻辑功能。如何能改变输出波形的频分析图所示电路的逻辑功能。如何能改变输出波形的频率和幅度？率和幅度？ 上页上页下页下页返回返回数字电子技术基础数字电子技术基础解 本题可以划分成三个功能块，第一块是由555构成的脉冲发生电路，它可以产生第二块8位二进制计数器所需的时钟信号CLK，第三块是由DAC0808和I/U转换构成的 D/A转换电路。 整个电路实现了锯齿波发生器。由于输出波形的频率是CLK的256分频，改变电阻R1、R2或电容C都可以改变555产生CLK的频率

18、，也就改变了输出波形的频率。改变I/U转换电路的反馈电阻RF或VREF的值都可以改变输出波形的幅度。上页上页下页下页返回返回数字电子技术基础数字电子技术基础7.5 用一个用一个4位二进制计数器位二进制计数器74161、一个、一个4位位D/A转换电路和转换电路和一个二输入与非门设计一个能够产生图题波形的波形发生器一个二输入与非门设计一个能够产生图题波形的波形发生器电路。电路。解 先分析计数器应该设计为多少进制的计数器？由波形要求可知，应为10进制。设计电路如图所示。上页上页下页下页返回返回数字电子技术基础数字电子技术基础8.2 试用试用8片片1024 4的的RAM和和1片片2 4译码器组成译码器组成4096 8的的RAM。解 本题是RAM的复合扩展。一般先进行位，再进行字扩展。先用片10244的RAM进行位扩展成1024的RAM块，如图解8.2(1)所示。再