毕设外文翻译

1、An alternative method of precise frequency by the aid of a DDSA survey of CORDIC algorithms for FPGA based computers基于DDS精密频率测量的一种替代方法本文介绍了一种闭环频率测量方法，其主要组成是一个频率比较器(FC)和直接数字合成器(DDS)。在FC的每个输入端，DDS作为标准信号发生器。FC接收DDS的硬性受限波形以及未知的频率。通过两个信号的比较，一个可以控制向上/向下计数器的逻辑输出产生了。作为频率控制字（FSW），计数器的输出指示DDS产生一个新的接近未知频率的正弦波。

2、当循环稳定下来，频率控制字会给出对未知频率的估计数值。利用DDS固有的高分辨率和环路抗噪能力这两个优势，设计出了同样精确和不受影响的频率计。所有附加的在一定程度上与仪器的显示相关的阶段都会被显示出来。 1简介 最常用的测频技术采用可以在预定的时间窗口（光圈）内对未知频率的脉冲计数的计数器。此外，在一个或多个未知周期内对参考频率的脉冲进行计数的方法也很常见。在后一种情况下，估计的是周期而不是频率。参考文献里标号为2到6的文章研究了低频率的测量问题并集中在心脏（心脏）信号的频率范围内（几赫兹）或在电源频率内（50-60赫兹）。这些技术实际上是在测量信号的周期，并使用某种方法来计算它的倒数，即频率。

3、在文献2中，频率是由查找表的方法计算出来的。其他文献4-6的是以微处理器或以微控制器为基础的。 上述方法的特点是开环，即数字计数器在预定时间间隔内计数，之后计算结果。本文提出的方法的特征是闭环形式。这个术语“闭环”意思着我们表示了某种反馈。电路中产生一个已知（被控）频率的波形，并将波形反馈到频率比较阶段，频率比较阶段将连续地强制已知频率的波形接近未知的（输入）的频率。产生上述提及的受控频率波形的是一个直接数字合成器。 2直接数字频率合成器 一个典型的直接数字频率合成器包含一个存储正弦波（正弦查找表LUT）样本的RAM。频率控置字（FSW）决定相位步长，将会在其控制下扫描这些样本。一个典型的频率

4、设置字是32位宽，但也可使用具有较高的频率分辨率的48位合成器。相位累加器产生连续的正弦查找表的地址，并生成一个数字正弦波输出信号。DDS的数字部分，即相位累加器和查找表，被称为数控振荡器（NCO）。最后阶段，相对于前一个阶段来比，主要是模拟的，包括一个D / A转换器和其后的滤波器。滤波器使数字正弦波更平滑，从而产生连续的输出信号。在需要方波输出的应用中，这由一个滤波器后的硬性限幅器来保持。这不等于使用例如相位累加器的最高位输出而不是滤波后的、硬性限幅的波形，因为这样会遇到很大的抖动。 对于n位系统，输出信号的频率是按以下方式计算的；如果相位步长等于1，累加器的计数每次将加1，加个时钟周期次

5、作为整个查找表的地址，从而生成一个周期的输出正弦波。这是该系统能生成的最低的频率，也是它的频率分辨率。设置频率控制字为2，计数器的结果间隔数为2，以个时钟周期来完成一个周期的正弦波输出。可以很容易看出，对于任意整数m，其中m ，为了生成一个周期的输出正弦波所累加的时钟周期数是/m，输出频率（fDDS）和频率分辨率（fres）公式如下： fDDS= fres= fclk/当n = 32，时钟频率fclk = 33 MHz时，频率分辨率为7.68毫赫兹。如果n增加至48，时钟频率相同，分辨率为120 nHz是可能的。 3 频率测量技术的提出 让我们产生目前设计的想法来自于用于频率分辨率极高的DDS

6、设备并且它的优势由于它的闭环形式的抗噪声能力进一步加强。一个（已知）频率源，即DDS，采用闭环实现并且被迫逐步产生频率等于未知输入频率的输出信号。在DDS系统中，一个经验法则是可以接受的最大合成频率为时钟频率的25（远低于奈奎斯特限制）。根据这一点，我们使用33 MHz时钟的原型可以有效地产生频率直到8兆赫。在砷化镓产品来看，我们可以知道，最近的DDS设计可以在高达400兆赫的时钟频率下运作。因此，通过目前的方法，频率计数器工作频率达100 MHz是可以实现的。分辨率将取决于频率控制字的数值和时钟频率。 DDS的时钟频率是非常重要的，因为当它减小所提方案的频率分辨率（定义为fclk /）更好，

7、即更高。时钟频率下降带来的影响是能够限制计数器的最大计数的最大输出频率随之减小。主要模块如图1所示。其中包括频率比较器和DDS。为了克服特定频率比较器的一些缺点，校正阶段已被纳入。这一阶段也可用于测量提取，以显示正确的读数。 3.1电路的操作 该电路工作在这样一种方式下：在一开始测量时，DDS的输出频率会被逐次逼近的方式所控。最初的DDS频率将是其最大值的一半。此外，该步骤将频率近似等于 DDS的最大频率的1/ 4。根据比较器输出的频率，在每一个逼近中，频率都会被一分为二并且加到或被减到DDS的频率控制字中。在步长下降到一时逼近过程停止。在此之后，向上/向下计数器将会代替逼近机制。 在适当的修

8、正和解码后，数字的频率控制字被显示在一个输出设备中，即一台液晶显示器或任何其他合适的方式。或者，频率控制字也可以被记录下来，也可以由计算机读取。 总结这一初步的方法，我们可以知道，所提出的方法是用于被迫产生和未知频率几乎相等的频率信号的数字控制合成器的。3.2频率比较频率比较似乎是在设计中最关键的阶段。该实现是基于一种改进的相位/频率比较器，该比较器在飞利浦74HC4046 PLL设备中完成生产。它主要包括两个计数最多计到2的二进制计数器和一个RS触发器。当频率较低，即周期较大时，频率比较器发挥作用，包括（包含）至少一个或多个更高频率（更小周期）的完整周期。这意味着，两个或两个以上的较高频率波

9、形的上升边缘将会被纳入在较低频率周期内。鉴于上述情况，电路操作如下：当第一个计数器（1号）在一个DDS的周期内遇到两个未知频率的上升边缘，它会设置RS触发器的输出。作为向上/向下计数器的上升 / 下降的控制输入，RS触发器的逻辑“1”强制DDS升高其输出频率。相反，当第二个计数器（2号）在一个未知频率的周期内记录到两个DDS输出信号的上升沿，它又重置RS触发器的输出。这个动作降低了DDS的频率。 人们乍地一看可以认为，合成频率可达到实测频率（符号为fin），然后计数器停止运作。不幸的是并非如此。一个动态的机制将其代替。该电路需要一些时间来实现正确的频率的关系。我们将把这个时间称为“迟滞”。迟滞

10、取决于最初的DDS输出和未知频率的时序关系。最初，在迟滞期，有关更大的频率的指示是不明确的，即它可以是错误的。当两个更高频率波形的上升边缘出现在一个较低频率的周期内时，模糊性结束了。如果我们考虑到这个案例：DDS的频率等于未知频率，我们会发现，比较器的输出将翻转，说明DDS的频率要么是高于要么是低于未知频率。这实际上是一个可以接受的和预期的情况，因为（在电压比较器中）正好相等的情况是不可能存在的。在我们的例子中，这不是一个问题，因为这个电路集成在一个闭环之中。该循环将采取一下行动方式，经过一段短暂的时间，即迟滞，情况将得到扭转等等。滞后的持续时间是可变的。这种情况被控制，原因将在后面解释。频率

11、比较器的模拟信号执行情况将产生更加强劲的噪音，我们坚持数字实现，原因有三：没有模拟组件，使得数字实现在超大型集成电路或可编程逻辑器件（PLD）中容易完成，频率范围更宽、响应时间更短。 3.3频率比较器和数字合成器的相互作用在对未知频率的逐次逼近之后，频率比较器意识到合成的频率较高（低）于未知频率，并在输出端产生一个可以控制向上/向下计数器向下(上)计数的逻辑0（1）信号。如前所述，这个计数器的输出被认为是从频率控制字到DDS的阶段。在DDS频率最初比较低时，合成频率将会逐步增加，直至达到未知频率。这不会被频率比较器意识到并且合成频率将会在几个时钟周期继续增加，直到比较器检测出它的两个输入频率（

12、未知的频率和DDS输出频率）的正确关系。在相反（降低）的情况下，也将出现同样的现象。这是因为前面提到的滞后作用。 当DDS输出（fDDS）已接近fin，由于滞后性，没有特定的频率合成。相反，它摇摆于f1和f2之间，其中f1和f2是频率对称fin摆动的两个极端值。 DDS的输出可以被看作是一个三角波形的频率调制的载体。三角波形是频率控制字应用到DDS图3a的模拟表示，较低的轨迹显示频率比较器的典型频率输出。在同一个的图中，上部的轨迹显示频率控制字为了接近正确值而变化的模拟形式。利用辅助硬件电路可以将这个波形俘获：将数模转换器（DAC）连接到上升/下降计数器（最高位），以研究操作的输出。此处的DA

13、C并没有显示在电路的框图中。换句话说，当上部的轨迹是假设的频率调制，下部的轨迹是上升 / 下降命令（输入）送至计数器。很明显，使用“假设”是因为没有一个可用的波形在电路（除辅助DAC）中。相反，其相等数值存在。如果输入频率不变，三角波波形的斜率大小是一个常数，并且取决于上升/ 下降计数器（水平轴）和DAC的参考电压（垂直轴）。这里的斜率为k fin。 3.4硬件原型的描述 为了评估的目的，两个原型在实验室已建成并测试。第一种方法是一个低频仪器（工作达15千赫）。这次实验的目的是研究所提出方法在操作上的原则。接下来，制造出来了一个更高的频率原型，在此将对其进行更详细的描述。为了完成原型的数字部分

14、（频率比较器，连续计数器，校正阶段），使用了两个Altera公司（EPF8064LC68 - 12）的 PLD器件。这些设备和由高通所生产DDS（Q2240I - 3S1）在内部连接。DDS具有32位输入和一个12位输出的正弦查找表（LUT）。该LUT的12位输出送入到AD公司生产的数模转换器AD9713B中。其模拟输出连接到I / V放大器（电流电压转换器）。 由于DAC，生成的正弦波具有较高的谐波。这些谐波在DAC之后被滤波器删除。这次调整阶段一部分在PLD完成，一部分在微控制器完成。基于频率比较器的上下命令，我们存储两个极端值，FSW1和FSW2，然后将其传送入微控制器Atmel AT8

15、9C52），转换成数字表示并反馈到LCD显示器。该微控制器还控制着整个运作的原型。仪器的运转状态和预期的一样，类似于常规的台式频率计数器。在数字示波器的帮助下，采用较低轨迹跟踪检查测量速度。波形的每个状态，高或低，对应于一次测量所需的时间。 4结论 在本文中提出了频率测量的替代方法。已经指明，在大多数情况下，频率分辨率相同时，此方法比传统方法更快。另一方面，由于DDS的固有高频率的特点，该方法的精度非常高。这种可作为振荡器的合成器，在未知的输入频率范围“振荡”。本文给出了与常规方法的比较，两个原型已建成并在实验室测试。这种方法的第二个主要优点是，如果重复测量频率，仪器保持锁定状态，频率测量不能

16、重新开始，而是自动被驱使到更低或更高的值。换句话说，回路有能力按照输入信号频率的变化而改变。在传统的计数技术里，每到一个新的测量计算过程需要重新启动。该系统的另一个重要优势是由于其闭环的性质而产生的抗噪声能力。本文已完成了一个详细的噪音行为的研究。这主要是因为本文的目的是要提出一个频率测量的替代原理。此外，该系统的最终输出采取了一些进一步的处理（测量校正），这些处理有助于系统的抗噪声能力。对CORDIC算法在基于FPGA的计算机中运用情况的调查1.摘要目前朝着密集硬件信号处理发展的趋势已揭露了对硬件信号处理结构理解相对缺乏的情况。虽然有许多高效的硬件算法存在，但这些一般没被很好的认识到，这是由

17、于在过去四分之一世纪里软件系统位于统治地位的原因。在这些算法中，是由一系列移位加法集成的算法被称为CORDIC算法，它用来计算一系列函数如三角函数，双曲函数，线性函数和对数函数。虽然有许多文章涉及的CORDIC算法的各个方面，但是只有很少的能在FPGA上实现。本文尝试调查用CORDIC结构能够实现的普遍使用的功能，以此解释这些算法是如何实现的，探讨如何用FPGA实现。 2.简介数字信号处理的前景长久已来被带有增强模块的（诸如单周期乘法积累器和特殊寻址方式）微处理器所主导。虽然这些处理器功耗低，能提供很大的灵活性，但他们的速度往往不能满足DSP中实际任务的要求。可重构逻辑的计算机的出现使得专用硬

18、件解决方案具有更高的速度，其成本可以与传统的软件方法相比。不幸的是，为这些基于系统的微处理器优化的算法通常不能很好地映射到硬件中去。虽然硬件有效的解决方案通常存在，但软件系统的控制使得这些解决方案得不到关注。在这些高效的硬件算法中有一种利于迭代的方法解决三角函数和其他抽象函数的算法，它只使用移位器和加法器。三角函数是基于坐标旋转，而其他功能函数，例如平方方根的实现是通过一种所需函数的增量表达来完成的这种。三角函数算法称为CORDIC算法，它是坐标旋转数字计算器的缩写。增加的函数是通过简单的扩展硬件结构来实现的，而不是严格意义上的CORDIC算法，这是因为它们极为相似。在每次迭代后CORDIC算

19、法通常会产生一个附加位。 3.CORDIC算法理论：向量旋转算法所有的三角函数都可以被计算或从使用向量旋转函数计算获取，这将在下面的章节中讨论。向量旋转也可用于极坐标和直角坐标之间的相互转换，用于向量幅度计算以及作为某些转换（例如，DFT和DCT的变换）的一部分。CORDIC算法提供了一种实现向量旋转的迭代法，它通过用移位器和加法器来实现任意角度的旋转计算。该算法是从一般的（吉文斯）旋转变换得到的：向量在直角坐标系中的旋转角度为重新排列为：到目前为止，还没有得到简化。但是，如果旋转角度被限制到，由正切函数的乘法简化为简单移位操作。通过一系列连续的小角度旋转便可得到任意角度的旋转。如果在每次迭代

20、后的取值i决定旋转的方向，而不是决定是否旋转，那么就变成常数了。迭代旋转就可以表述为：其中：从迭代方程中去掉系数常数，方程式产生一个可以得到向量旋转的移位加法算法。Ki的结果可以用到系统中的任何地方或作为系统处理增益的一部分。随着无限次迭代之后这个结果约为0.6073。因此，旋转算法的增益An约为1.647。增益的精度取决于迭代的次数，并遵循下面的关系。复合旋转的角度是被基本旋转方向序列唯一定义的。该序列被决策向量所代表。所有可能的决策向量的集合是一个基于二进制反正切的角测量系统。这个角度测量系统和任何其它系统之间的转换都可以通过查找来完成。一个更好的转换方法是用一个额外的加法-减法器，它们在

21、每次迭代中积累基本旋转角度。基本角度可以用任何方便的角度单元表示出来。至于实施方式，这些角的值是通过查表或者硬件来实现的。角度累加器把第三个差分方程与CORDIC算法相加：显然，在这种情况下，角度对反正切是有用的，这里不需要额外的元素。CORDIC算法通常用到以下两种操作模式之中的一种。第一种模式，称为旋转模式，将输入的向量旋转一个特殊角度（作为参数提供）。第二种模式，称为向量模式，旋转输入向量到x轴，同时记录下完成旋转所需要的角度。在旋转模式下，角度累加器被初始化为所需要的旋转角度。角度是由每次迭代决定的，用这种方法来减少角度累加器中对冗余角度的放大。它是由每次迭代所决定的，因此是基于冗余角的每一阶段。当然，如果输入角度已经表示为二进制的反正切值，角度累加器就可以被去掉了。对于旋转模式，CORDIC算法的方程为：其中如果 zi0，di=-1 否则di=+1于是得到如下结果：在向量模式下，CORDIC算法旋转输入向量通过的任何角度都需要使输出向量和x轴对齐。该向量运算的结果是一个旋转角度，初始向量（结果的x分量）的幅度也被缩放。向量运算是通过找到在每次旋转后y分量的冗余向量的最小值来运算的。冗余的y分量是用来确定下次向哪个方向旋转的。如果角度累加器被初始化为零，它在迭代完后包含中间角。在向量模式下，