组合逻辑电路

1、第五章 组合逻辑电路 内容提要 【熟悉】组合逻辑电路的特点(功能、结构) 【掌握】组合逻辑电路的一般分析方法和设计方法【熟悉】常见的五种组合逻辑电路【掌握】中规模集成组合逻辑电路的应用(扩展与实现组合逻辑函数) 【了解】组合逻辑电路中的竞争和险象 一 一网上导学二 二本章小结三 三典型例题四 四习题答案网上导学一. 一. 组合逻辑电路的特点:p123 功能：输出仅取决于该时刻的输入而与电路原状态无关(无记忆功能)；结构(无记忆元件,无反馈环路). 二. 二. 组合逻辑电路的一般分析方法(组合逻辑电路图求解逻辑功能): 组合逻辑电路图列出逻辑函数表达式(迭代法,由输入逐级向后推) 求标准表达式或

2、简化的表达式(转换或化简) 列出相应的真值表判断电路功能。例5.2.1(异或门) P124分析图5.3.3逻辑电路1. 1. 迭代法求输出逻辑表达式,如图： 图中,C=,D=AB,用迭代法求出电路输出逻辑表达式F=2.列出真值表(表5.2.1, P125)分析真值表可知该电路是一个异或门 例2. 试分析下面电路 1.由上图可知 E=AB，D=AC，G=BC，迭代法得 F=E+D+G=AB+AC+BC2. 列出相应的真值表 由真值表可以看出,该逻辑电路是一个三人多数表决电路。三. 三. 组合逻辑电路的一般设计方法：根据设计要求(要实现的逻辑功能)画出逻辑电路图.设计要求列出真值表(确定输入、输出

3、变量及它们的逻辑关系) 化简写出简化的逻辑表达式(或转换成逻辑器件所需的表达形式)画出逻辑图。 例5.3.1(多数表决器) P125。举例：设计一个一位加法器(半加器)电路.1. 1. 该电路有两个输入An、Bn和二个输出Sn和Cn,根据二进制加法规律列出真值表 An Bn Sn Cn 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 12. 2. 由真值表写出逻辑表达式(化简或转换,本题无)Sn=,Cn=An*Bn3. 3. 画出逻辑图四.组合逻辑电路中的竞争和险象：P126P129竞争：因门电路的传输时延而造成多路信号由于经过不同路径产生的时差现象；险象：由竞争产生的错误输出；检

4、查(产生条件：输入存在互补变化；消除：添加冗余项.竞争(B=0) *消除方法：参考例5.4.3(P128)四. 四. 常见的五种组合逻辑电路：p129-p141着重于其功能和输出与输入的对应逻辑关系.1. 1. 编码：将输入信号转换成对应的数码信号； 编码器：互斥输入，方块图、逻辑图P130 功能表见表5.5.1(P129) 优先编码，方块图、逻辑图 、功能表P131；2. 2. 译码：将输入的码组翻译变换成对应的输出信号,是编码的逆过程；译码器：二进制译码器, 方块图、逻辑图；功能表见表5.5.3(P133)数字显示译码器： 功能表见表5.5.5(P133)七段显示十进制数字十进制数字显示p

5、133；十进制数码显示 3.多路选择器：又叫数据选择器,在地址输入端的控制下从多路数据输入中选择一个送到公共输出端.方块图,逻辑图,功能表P134； 由功能表可以写出其输出表达式： Y= 4选1多路选择器两种电路 4.数值比较器：比较两个二进制数的大小。P135-137一位二进制数比较器二位二进制数值比较器 4. 4. 加法器：实现二进制数加法运算全加器,逐位进位加法器,超前加法器。P137-141半加器,全加器逻辑图, (全加器真值表见表5.5.8 P138) 逐位进位加法器 (电路简单,连接方便,但运算速度慢),超前进位形成电路 (运算速度快,但电路复杂) 三位二进制超前进位加法器五. 五

6、. 中规模集成组合逻辑电路及应用：应用着重于扩展(分级扩展和级联扩展)和实现组合逻辑函数(重点多路选择器和译码器)。1. 1. 中规模集成译码器74139：2线-4线译码器,功能表、逻辑图 P14274154 ：4线-16线译码器,功能表、逻辑图, P142-143分级扩展：图5.6.3,利用允许端用一片74139和四片74154扩展为6线-64线译码器, P145 级联扩展(补充)：用二片74139实现3线-8线译码器,参考典型例题； 2. 2. 中规模集成多路选择器74153：双4选1,功能表 P144；分级扩展：图5.6.5,用五片74153扩展为双16选1, P147；级联扩展(补充)

7、：用74153实现8选1,参考典型例题；实现组合逻辑函数：例5.6.1,用8选1和4选1实现三变量函数p145-147,用8选1；用4选1注：本书利用对比真值表的方法欠简单明嘹,可用多路选择器的输出表达式和逻辑函数表达式对比的方法, 参考典型例题；解：由表5.6.4得 F=m(2,3,5,6)=,与多路选择器比较： F=F=,先确定地址输入变量,再确定数据输入变量,得 设计四人多数表决电路 3. 3. *中规模集成数值比较器；级联扩展：图5.6.9,串行、并行比较,p151 (a)串行比较 (b)并行比较 4. 4. *中规模集成加法器；四位二进制加法器扩展为十六位二进制加法器5. 5. *中

8、规模集成优先编码器。8线-3线优先编码器74148功能表 级联扩展：本章小结 组合逻辑电路是最常见的逻辑电路，其特点是电路的输出仅与该时刻输入的逻辑值有关，而与电路曾输入过什么逻辑值无关。组合逻辑电路中没有反馈回路, 没有记忆功能。 组合逻辑电路的分析较简单，目的是由逻辑图求出对应的真值表。组合逻辑电路的设计是分析的逆过程，目的是由给定的任务列出真值表，直至画出逻辑图。 竞争和险象是实际工作中经常遇到的重要问题，它们是由器件的延时造成的。组合逻辑电路的险象是过渡性的，不会影响稳定值的正确性。本章着重讨论了几种常见的组合逻辑电路：编码器、译码器、多路选择器、数值比较器和加法器。介绍了这些电路的功

9、能、工作原理和应用。并给出了一些典型的、中规模集成的组合逻辑电路。通过上述电路的讨论，进一步学习组合逻辑电路的分析和设计方法。重点、难点：重点：组合逻辑电路的特点,一般分析方法及设计方法； 常见组合逻辑电路的功能及输入、输出对应关系； 中规模集成组合逻辑电路的扩展和实现组合逻辑函数(多路选择器)；难点：组合逻辑电路的设计。典型例题(注：2000.12001.7试题) 填空题：1. 数值比较器是指能判别两个或多个二进制数_或是否_的电路。(大小,相等)6. 6. 数据选择器是指能按需要从_中选择一个送到输出端的电路。(几个数据输入源)7. 7. 组合电路没有_功能,它由_组成。(记忆,门电路)8

10、. 8. 在组合逻辑电路中,_反馈电路构成的环路。(没有)9. 9. 当_编码器的几个输入端同时出现有效信号时,其输出端给出优先权较高的输入信号的代码。(优先)10. 10. 一个全加器电路,若输入端为An,Bn和Cn-1,则其加高位的进位端Cn逻辑表达式为：_。(Cn=()Cn-1+AnBn,或Cn=n-1+n-1+n-1+AnBnCn-1)选择题：1. 1. 在以下各种电路中,属于组合电路的有_。(A,D)A.编码器 B.触发器 C.寄存器 D.数据选择器2. 2. 组合逻辑电路的设计是指_。(A)A. A. 已知逻辑要求,求解逻辑表达式并画逻辑图的过程B. B. 已知逻辑要求,列真值表的

11、过程C. C. 已知逻辑图,求解逻辑功能的过程3. 3. 在大多数情况下,对于译码器而言_。(A)A. A. 其输入端数目少于输出端数目B. B. 其输入端数目多于输出端数目C. C. 其输入端数目与输出端数目几乎相同4. 4. 组合逻辑电路中的竞争险象_。(A)A. A. 一般可通过增加逻辑函数中的冗余项耒消除B. B. “非临界竞争”会造成错误逻辑输出结果C. C. 静态险象会影响输出的稳态值简答题：1. 1. 简述组合电路的特点。组合电路的输出仅取决于该时刻电路输入状态的组合,而与电路原来的状态无关。2. 2. 简述对组合逻辑电路分析的一般步骤(说出“真值表”、“逻辑电路图” 、“电路用

12、途” 、“逻辑表达式”等这几个概念的先后顺序及联系)。根据“逻辑电路图”求得“逻辑表达式”,再由“逻辑表达式”列出“真值表”,最后根据“真值表”说出“电路用途”。分析、设计及计算题： 1. 1. 分析下图电路,写出输出Y的表达式,说明电路功能。 电路功能为2线一4线译码器。2. 2. 分析下图电路,写出输出Y的表达式,说明电路功能。电路功能为一位数值比较器。3. 3. 用3线一8线译码器T4138组成的一位全加器实验电路示意图如下图所示,接通电源后,电路并未正常工作,检查电路的错误,画出正确的连线图(文字说明也可)。 该实验电路示意图中,译码器的输入接逻辑开关,输出Si和Ci接发光二极管以及它

13、们的逻辑关系,Vcc和地接电源均是正确的, 电路的唯一错误是3线一8线译码器T4138的允许控制端没有接电压, 译码器不能正常工作。正确连接是：应接到高电平(“1”),应接到低电平地(“0”)。4. 4. 试用双四选一数据选择器CC14529实现八选一数据选择器功能(地址端信号A2A1A0,数据输入端信号D7D0)。CC14529功能表达式见下式,外部引线排列见下图。电路连接如下图：5. 5. 对下图所示电路,写出逻辑函数G,E,S的逻辑表达式。 。一位数值北较器6. 6. 2线一4线译码器74139的功能表及器件管脚排列图如下所示。(1) (1) 用两片74139级联,扩展成一个3线一8线译

14、码器(允许添加必要的门电路)；(2) (2) 当输入信号D2D1D0为(101)2=(5)10时,输出Y7Y6Y5Y4Y3Y2Y1Y0为何值？ 电路连接如下图： 当输入信号D2D1D0为(101)2=(5)10时,输出Y7Y6Y5Y4Y3Y2Y1Y0为11011111。7. 7. 试用下图所示的两片7485型四位比较器构成一个八位数的串行比较器。器件(2)为高四位比较,画出有关的连线图。 解：连线图如下图所示习题、答案习题思考题1什么是组合逻辑电路？它们在逻辑行为和结构上有什么特点？2如何对组合逻辑电路进行分析？3组合逻辑电路的设计步骤？4如何由任务的文字描述建立真值表？如何根据真值表写出逻辑

15、表达式？5竞争和险象形成的原因？它们会有什么危害？6什么是互斥输入的编码器？其逻辑表达式是如何利用随意项得到最简的？7什么是优先编码器？其逻辑表达式是怎样求得最简的？8什么是译码器？如何设计和应用？9什么是多路选择器？如何设计和应用？10如何用多路选择器实现逻辑函数？11什么是数值比较器？如何设计和应用？12什么是全加器？如何设计？13什么是逐位进位加法器？如何设计？14什么是超前进位加法器？其设计的依据什么？填空题 1组合逻辑电路的输出仅与有关。组合逻辑电路没有功能，在其电路中没有回路。 2组合逻辑电路设计过程中最重要的一步是，它是目前计算机辅助设计工具无法实现的。 3造成逻辑电路竞争险象的

16、原因是；组合逻辑电路中的险象是的；单个输入变化时，组合逻辑电路不会产生类型的险象。 48个输入的编码器，按二进制编码，其输出的编码有位。 53个输入的译码器，最多可译码出路的输出。 64选1多路选择器输出的函数表达式是：。 7全加器有、和三个输入信号，以及和两个输出信号。练习题(注：打*题为必做题) 1求图P5l电路中输出F1,F2和F3的逻辑表达式。(本题太繁,原为必做题,现取消) 图P5.1 2组合电路有四个输入A,B,C,D和一个输出F。当下面三个条件中任一个成立时，输出F都等于1。(a) (a) 所有输入等于1；(b) (b) 没有一个输入等于1(c) (c) 奇数个输入等于1。 请列

17、出其真值表，写出最简的与-或表示式。 * 3(5-8(3)输入为两个二位的二进制数A1，A0和B1，B0，输出的二进制数等于输入两个数的乘积。(a)求输出端的个数；(b)写出每个输出的最简逻辑表达式。 * 4利用二片3线一8线译码器和其它门的组合实现4线一16线译码器。 5利用九片3线一8线译码器实现6线一64线译码器。 * 6用两片八选一多路选择器和其它门组成十六选一的多路选择器。 7用九片八选一多路选择器组成六十四选一多路选择器。 * 8利用四选一多路选择器实现函数 9利用四选一多路选择器和其它门的组合实现函数 10试分析图5610 74283型四位二进制加法器。 * 11多路选择器的功能

18、是在地址码控制下，从几个数源中选择一个，并将其送到一个公共的输出端。分路器（Demultiplexer）的功能与多路选择器相反，它是将一个信号源，按地址码分送到不同的输出端（见图P5.11和表P5.11），请仿照图5.58的思路画出图P11对应的逻辑图。表P5.11 (a) (b) 12试结合图545（b）波形图说明图545（a）电路产生静态1险象的原因。 13参考图568并利用图559和图5510，画出较简单的两位二进制数比较器的详细逻辑图。 14求出表554七段显示泽码器ag各输出字段的逻辑表达式。答案思考题 1.逻辑电路的输出只与当时输入的逻辑值有关，而与输入的历史情况无关，这类逻辑电路

19、叫做组合逻辑电路。组合逻辑电路在结构上没有记忆功能，在其电路中没有反馈构成的环路。 2. 分析组合逻辑电路的步骤如下： （1）电路中每个门的输出标以不同的符号。 （2）先求每个门输出的逻辑表达式。 （3)迭代各逻辑表达式，并进行化简，直到求出电路输出的逻辑表达式，使其仅是电路输入变量的函数。（4）填写真值表，分析电路逻辑功能。3.组合逻辑电路的设计步骤如下： (1)根据电路要求列出真值表； (2)由真值表画出卡诺图； (3)由卡诺图求出简化的逻辑表达式： (4)根据最简的逻辑表达式画出逻辑图。4. 由任务的文字描述确定输入、输出变量及它们对应的逻辑状态, 列出输入变量各种组态情况下对应输出变量

20、的真值表。真值表的每一行对应一个最小项，可写出输出变量等于1的所有最小项之和即标准与或表达式(输入变量为0以反变量表示, 输入变量为1以原变量表示)。5. 当一个门的两个或两个以上的输入发生改变时，由于这些输入信号是经过不同路径产生的，不同路径的传输延时往往又是不同的，使得各输入信号状态改变的时刻有先有后，这种时差引起的现象称为竞争。由竞争产生的错误输出就称为组合逻辑电路的险象。竞争的结果可能导致险象发生并造成错误的后果, 影响系统的正常工作。6. 互斥输入的编码器,其各个输入是互相排斥的，即在同一时刻只能有一个输人端的电位为有效电位。由于各输入是互斥的，所以允许输入组合的情况就大大减少，其它

21、不应出现的输入组合所对应的输出可视为随意值，以使编码器的电路较简单。 7. 优先编码器的各个输入之间不是互相排斥的，但各个输入端的优先权是不同的,当几个输入端同时出现有效信号时，输出端给出其中优先权最高的那个输入信号所对应的代码。根据优先编码器的逻辑功能列出功能表,当输入变量中优先级别较高的为有效值时,则余下优先级别较低的均视为任意值,从而可以方便地由功能表得到最简的逻辑表达式。8. 译码是编码的逆过程。译码器的功能是将给定的输入码组进行翻译，变换成对应的输出信号，对每一种可能的输入组合，一个且仅一个输出信号为有效电位。设计方法和组合逻辑电路的设计方法相同(略),其应用主要是实现逻辑函数(译码

22、器的输出是最小项输出),数据分配器和译码器的扩展。9.多路选择器又叫数据选择器。多路选择器的功能类似一个多掷开关，它在地址码（或称选择控制）电位的控制下，从几个数据输入源中选择一个,并将其送到一个公共的输出端。在数据传输过程中，有时需要利用多路选择器将几路信号在不同时刻经过一路信道进行传送。10. 用多路选择器实现逻辑函数方法：因为多路选择器的功能表达式为Y=(miDi),所以应首先将要实现的逻辑函数变换成标准与或表达式形式,再与多路选择器的功能表达式相比较,首先确定地址输入变量,再确定数据输入变量,最后画出相应的电路连接图。11实现对两个n位二进制数进行比较并判断其大小关系的逻辑电路称为数值

23、比较器。设计和应用(略)。12. 考虑低位进位的二进制一位加法器叫全加器,设计(略)。13. 低一位的进位输出送到高一位的进位输人端，进位信号是逐位生成的，仅当低位来的进位信号稳定有效之后，本位向高位的进位信号才能正确地送出，这种加法器称为“逐位进位加法器, 设计(略)。14. 超前进位加法器就是通过尽量减小进位信号的生成时间来提高运算速度的。主要是根据进位Cn的递推公式Cn= Pn*Cn-1+ Gn，式中进位产生函数Gn= An*Bn，进位传递函数Pn=AnBn，从而直接得出每位的进位信号, 减小了进位信号的生成时间。填空题1. 1. 当时输入的逻辑值,记忆,反馈。2. 2. (根据文字描述

24、的设计要求)列出真值表。3. 3. 器件的传输延时, 由于各个输入信号经过不同路径产生,函数。4. 4. 3。5. 5. 8。6. 6. 7. 7. 被加数An,加数Bn，低位进位Cn-1,本位和Sn，本位进位Cn。练习题1. 1. 从左向右,逐段由下到下依次的逻辑表达式分别为：(a):(b): 2.a. 列出真值表：ABCDF00001000110010100110010010101001100011111000110010101001011111000110111110111111b.用卡诺图化简:c.写出逻辑表达式:3.(a)列出真值表：(5-8.(3) A1 A0 B1 B0 Y3 Y

25、2 Y1 Y0 0 0 X X 0 0 0 0 X X 0 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 1 1 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 1所以输出端的个数是4个；(b)由真值表求得逻辑表达式：Y3=A1A0B1B0,Y2=Y1=Y0=。4.(5-1) 3线-8线译码器74LS138真值表 电路连接图：(主要利用控制端S和作为扩展输入端,两片输出端并列输出)5.参考教材P145图5.6.3分级扩展,第一级用一片3线-8

26、线译码器,其8个输出端分别接到第二级八片3线-8线译码器的允许控制端(或),第二级八片3线-8线译码器的并列输出作为总的输出(), 第一级3线-8线译码器的输入A2A1A0接A5A4A3, 第二级八片3线-8线译码器的输入A2A1A0全部并联接A2A1A0, 电路连接图略。 6. (5-2)电路连接如图7. 参考教材P147图5.6.5分级扩展, 第一级用八片八选一多路选择器进行第一次选择, 数据输入端D0-D7并列接D0-D63,地址输入端A2A1A0全部并联接A2A1A0,其输出分别接到第二级一片八选一多路选择器的数据输入端D0-D7, 地址输入端A2A1A0接A5A4A3,其输出Y作为六

27、十四选一多路选择器的输出,电路连接图略。8.(5-3)利用多路选择器实现函数的步骤是：(本书采用对比真值表的方法较繁,故未采用)(a)将所要实现的函数表示成最小项之和的形式,Z=S1S0+S0V+=(b)与多路选择器的输出表达式对比,首先确定地址输入变量,令A1=S1,A0=S0,则再与Z函数对比,确定数据输入变量,令,使得Y=Z；(C)画出相应的电路连接图(注：允许控制S低电平有效) 9.(a) 将所要实现的函数表示成最小项之和的形式, (b) 与多路选择器的输出表达式对比, 首先确定地址输入变量,令A1=S1,A0=S0,则再与Z函数对比,确定数据输入变量,令,使Y=Z, (C) 画出相应

28、的电路连接图 注：本题也可以用双4选1多路选择器扩展为8选1来做,具体做法略。#10. 略。11.由真值表P5.11,列出输出Y的表达式, , 画出相应的逻辑图 12.由于A信号经过反相器,波形不仅反相,而且附加了传输延迟(见教材P129图5.4.5(b)中的A、K波形),当B=C=1使M和L出现互补状态时,就会出现静态1险象(见图中L、M和F的波形)。#13.略。14.根据P133 表5.5.4七显示译码器功能表求得Ya-Yg的逻辑表达式,再经化简得, 5-4.试分析图P5.1电路的逻辑功能,写出输出F的表达式。解：F1=AB+AC+BCF2=F3=5-5.试分析图P5.2所示电路的逻辑功能

29、,写出输出F的表达式。 F1=,判奇电路, F2=, 多数表决电路5-6. .试分析图P5.3电路中各输出逻辑函数的表达式 S=S1=S1S2S3 , F0=, F1=, F2=, F3=, F4=, F5=, F6=, F7=, 5-7. 试分析图P5.4电路,写出输出F的表达式,列出真值表,说明电路的逻辑功能 F2=, F1=, F0=,I7I6I5I4I3I2I1I0F2F1F00xxxxxxx11110xxxxxx110110xxxxx1011110xxxx10011110xxx011111110xx0101111110x0011111111x000电路的逻辑功能为3线-8线优先编码器. 5-8.试用门电路实现下列逻辑函数,画出逻辑图。 (1)三变量判偶电路(三变量中,有偶数个变量为1时,输出为1,否则输出为0)； (2) 三变量多数表决电路(三变量中,有2个变量为1