四路抢答器设计

1、四路抢答器设计报告一 设计要求(1)可容纳四组参赛的数字式抢答器。(2)电路具有第一抢答信号的鉴别与保持功能。(3抢答优先者声光提示。二设计的作用与目的作用是能够完成抢答功能。目的是让学生熟练掌握课本上所学的内容在具体实践中的应用，以及对题目的理解分析能力，了解单片机等器件的原理及应用范围。三设计的具体实现1. 系统概述本系统的设计思路是通过四个按键来当作选手的开关按键，某一个按键按下时，由单片机来控制并输出，再由锁存器锁存，延迟一段时间，在数码管上显示相应的数字。该系统有抢答模块，控制模块，显示模块三部分组成。抢答模块由五个开关按键组成，控制模块由at89c51单片机组成，显示模块由8段数码

2、管锁存器组成。工作过程如下：某一个按键按下时，由单片机里的程序来控制，锁存器锁存第一个抢答信号并保持一段时间，在数码管上显示选手编号，进而来判断是哪位选手抢答成功。系统流程图：2. 单元电路设计、仿真与分析 抢答模块的选择四路抢答器应该有四个抢答按键和一个清零按键组成，这些按键对应单片机的四个p1端口。 控制模块的选择用at89c51单片机作系统控制器，它体积小，成本低，软件编程灵活，可以实现多种功能。 显示模块的选择用74ls373数据锁存器来锁存抢答信号，8段数码管显示选手的编号。373为三态输出的八 d 透明锁存器,共有 373 的输出端 o0o7 可直接与总线相连.当三态允许控制端 o

3、e 为低电平时，o0o7 为正常逻辑状态，可用来驱动负载或总线。当 oe 为高电平时，o0o7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。 当锁存允许端 le 为高电平时，o 随数据 d 而变。当 le 为低电平时，o 被锁存在已建立的数据电平。当 le 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mv。 引出端符号:d0d7 数据输入端 :oe 三态允许控制端（低电平有效):le 锁存允许端 o0o7 输出端 键盘扫描程序流程图如下： 实验电路图如下 程序如下：#include unsigned char tab=0x3f,0x60,0x

4、5b,0x4f,0x66,0x6d ; sbit k1=p10; sbit k2=p11; sbit k3=p12; sbit k4=p13; sbit k5=p14; void main() p0=0x3f; if(k1=0) p0=0x06; if(k2=0) p0=0x5b; if(k3=0) p0=0x4f; if(k4=0) p0=0x66; if(k5=0) p0=0x3f; 仿真图如下： 实物图如下： pcb 版图如下：3电路的安装与调试在安装与调试过程中由于经验不足，在焊接的时候，焊点比较大，不美观，或者把两个点不小心焊在一起，造成短路：还有就是虚焊，并没有焊接起来，使得电路不

5、能调试出来，达不到实验结果；再有就是电烙铁温度高，一些元器件的耐热性能不好，因而被烧坏；在实验过程中，要非常小心的焊接，如果虚焊的话，则用发光二极管来测试，找出虚焊的地方，然后重新焊接起来。在测试的时候，按下某两个按键，看是否正常显示最快的那个编号。四心得体会及建议在电子设计过程中，需要用到模拟电子技术基础，数字电子技术基础，单片机等相关的一些基础知识，它的综合性比较强，理论水平要求也较高。在这个学期的学习中，主要锻炼了我的动手操作能力以及对具体现象的分析处理能力。虽然有的知识并不是很了解，在老师和同学的讲解下，也学到了很多知识。在实验过程中，必须要细心认真，才能够完成。五附录元器件如下：51单片机，数码管，10k电阻，10u电容，74ls373锁存器 抢答开关，12m晶振六参考文献1彭介华.电子技术课程设计指导m.北京：高等教育出版社2田良，王尧综合电子设计与实践（第二版）东南大学出版社 3谢自美.