开关电源PCBlayout与电容电感设计

1、Power Supply PCB Layout/Output Capacitor DesignMPS Shanghai OfficeJuly 2006Part:L PCB Layout GuidelinesTen Simple Rules电容模型0.1 1.0 10Frequency (MHz)O1OOQz) aouepadul-oede。谐振频率：当电容器工作频率在以下时:当电容器工作频率在以上时:当电容器工作频率接近时:2兀（C LeslZc-1Zc j2吋-LeslZc = Resr电容参数封装典型电感値(nH)瓷片电容06030.808051.012061.212101.0铉电容080

2、51.612062.214112.324122.8电解电容3 =表面贴6.8引脚10电容ESRESL10UF/10V 瓷片4 mG1.25nH100uF/10V|H46 mQ3nH470UF/10V 电解100 mG15nH电容并联高频特性k AZm )C rlrf 大 ESL(a)差 Layout(b)好 Layout电源步板基本要点之一：旁路瓷片 电容的电容量不易太大，而它的寄 生串联电感量应该尽量减小。多个 电容并联能改善单个电容的阻抗特 性。最小容量的瓷片电容应最靠近 负载。电感模型EPRL = UAcImAc:电流环路截面结Lm:电流环路周长L:电感值EPR:等效并联电阻 Cp:等效

3、并联电感电感特性环形电感SMD电感电感阻抗电感特性51 50(D012345Cp= 2C电源步板基本要点之二：电感的 寄生串联电容量应该尽量减小。 电感引脚之间的距离越远越好。Large Cp(a) Bad Layout镜象面概念高辐射电源步板基本要点之三:返回电流、避免在地层上放置任何功 率或信号走线。低辐射髙频交流电流低辐射髙频交流电流返回电流接地层高频交流电流环路电源步版基本要点之四：高频交流环路的面积应该尽量减小。+ 负载y员载过孔(VIA)的例子Ground PlaneGround PlaneGround PlaneHF Return Current何差HF Return Curre

4、nt(b) 般HF Return(c)好电源步版基本要点之五：过孔放置不应破坏高频交流电流在地层上路径。PCB板层分割DigitalAnalogP1RPIRDigitalAnalogGHBGRDSIGNALGiro S TOTALFIRGM) SIGMAL电源步版基本要点之六：摸拟电源层与数字地层不应有重叠。 信号层应有相应的地层。降压式(BUCK)电源：功率部分电流和电压波形减小C|n-Q4-Q2回路的面积_减小Q2- L- Cqut回路的面积降压式电源排版差的例子电路等效图Vout+LGND1主要公式:VL电吭I ddt大、Cout1电流1电流GND2difdt 小Vout-Minimiz

5、e These InductancesPCB TraceVia电感估算41L = 21 (!n -0.75)nHdPCB TraceGroundplaneVia 高 1.6mmVia 直经 0.5 mmVia 约为 0.6 nH/ViaPCB Trace 长 1 inch (2.54cm),PCB 层厚 0.1mmPCB Trace 约为20nH/inch电源步版基本要点之七：要减小PCB走线的电感，减小PCB走线长度 要减小PCB过孔的电感，放置多个过孔PCB Trace - Via电感估算isw =%讪晋电源步版基本要点之八：SW焊盘面积要尽量小。SW焊盘下不要走信号线。 SW焊盘与信号线

6、之间需电源层或地层隔离。焊盘(PAD)和旁路电容的放置III焊盘旁路电容VCCBetter0.6 nHGood0.9 nH甘口口GNDBad4nH旁路 电容电容 (PCB背画.Best 、0.5 nH【:(PCB背页)(A)非常差(C) 一般vcc过孔(D)好降压式电源排版的例子Cp较小Vo- Vo+电源排版基本要点之九：功率器件所组成的电流坏路面积要小。降压式电源排版的例子INPUTINBSSWEN MP1583ssFBGNDCOivtPOUTPUTD1PGNDC3R3电源排版基本要点之十：功率器件接功率地信号器件接信号地功率地与信号地单点连接（一根很短导线或一个或多个过孔）Part IL

7、Output Capacitor DesignRipple Voltage Analysis高频输出瓷片电容特性Capacitance Versus Operating Temperature1.0UL=1 - |luF/1 一 0VX7R12J6If4 ,.r/c f vri t a cop IL*1 ur iJ vv . zuu|0.806-0.40.20.D-200204060AtSVOperatingVoltage OP-ing Temperature (C)80ESR Versus Operating VoltageEuolu)生S 山-Y5V电容値随工作电压而变化大-Y5V ESR

8、値随工作电压而变化大-Y5V电容値随温度而变化大高频输出瓷片电容特性Capacitance Versus Operating VoltageESR Versus Operating Voltage10uF/1 OV Y5V 与 1UF/10V X7RT生能相差不大输出滤波电容电路分析%电感电压DTsQ2导通，CH关断ZC2电感 电流 lL(t)AI1-R1R2电流VOUTQ1导通，Q2关断OUT 赁裁电流rr电感7 =?DTs1qi qi屯酰C1 =4 x1500uF = 6000uF, R1 = 80m/4 = 20mC2 = 1uF, R2 = 10moJOV7 负栽电流心=ResQout

9、(2)四颗1500nF, 80mQ电解电容并联后电容值是6000 pF, ESR是20mQ电感纹波电流(AIL)为4.2A,输出纹波电压84 mV (80 x 4.2 / 4)能不能并联一个或多个瓷片电容来减小输出电压纹波值?输出滤波电容电路分析PSPICE AC模拟（图A）瞬态模拟（图B） Vout w 82.6 mVC1 - 4 pcs. 1500uF/1 OV etectrolytic capacitors C2 一 1 pcs. 1 uF/IOV ceramic capacitor运用直流电路分析方式:电感电流d (t)11 R112IIS R2I 负载+电流VOUTR1电流 R2电流

10、恥氏罟经42十AzIVt = Al22 2.890.010= 28m V不能将输出电容的阻抗简单地 转换成ESR来进行电路分析输出滤波电容电路分析C1和C2的阻抗为：1ri2 +12Zci -R22 +并联后的CEq和REq为:ZcH2ZE ZCJ + ZC2Req +对Ceq)_ (/?7+R2)2Cl2 C22 + Cl+C2)2 EQ (Rl2 Cl + R22 C227if)2 C1C2 +(C/ + C2)_ R1R2(R1 + R22对丫CTC2? +(RICf + R2C2?) EQ(/?/ + R2 F Q 对C/2 C2 2 +(C7 + C2 F输出滤波电容电路分析当C1二

11、C2和Rl = R2, Ceq和Req才与频率无关。此时:Cg = 2Cl = 2C2 Req弋二耳如有n颗同一电容并联，并联后的Ceq和Req为：Ceq -nCREq = ESR乂n重新分析由四颗1500yF电解电容(C1)和一颗l|iiF瓷片电容(C2)所组 成的输出滤波电路：j=r2)253散町咙“=严砒+吋y5皿输出滤波电容电路分析计算和模拟结果fs 300KHz1 颗 IrF1颗咖F2 颗 lOF3颗lOfiFZci20 mQ20 mQ20 mQ20 mQZe?530 mQ53 mQ27 mQ18mQ4【Cl4.05 A3.05 A2.41 A2.00 A/，C20.15 A1.15

12、 AL79A2.20 A/ OUT81 mV61 mV48 mV40 mV/ #OUT（PSPICE 模拟）83 mV63 mV50 mV42 mV当输出瓷片电容由一颗增加到三颗，输出纹波电压值(AVout)被稳定地 控制在50 mV以下。通过公式计算出来的AVout为40 mV,而通过 PSPICE模拟计算出来的AVout是42 mV。输出滤波电容电路分析PSPICE模拟电路图(A)四颗1500 pF电解和一颗10F瓷片并联Part m. Inductor CapacitanceEffect on VDSLxDSL传播速度图ADSL/ADSL2可选用开关频率大于1.1MHz的电源稳压器ADSL2+可选用开关频率大于2.2MHz的电源稳压器VDSL必须减小20MHz以下输出电压噪音电感寄生电容影响电感寄生电容影响A电感电流COUT电流OUT负载+ 电流VOUT+ RL电感寄生电容影响电感寄生电容影响在理想状态下电感（L）和电容（Cout）将VD谐波全滤掉 VOUT只剩下直流和极小的一次谐波10mVVOUT5mVL10uHC1100uFVI -0V2- 12TD - 100U5 -Lth-ions Vphase TF - 10nsPW - 0