时序逻辑电路习题

1、2021/6/161 1建立原始状态图建立原始状态图 设计一个按自然态序变化的7进制同步加法计数器，计数 规则为逢七进一，产生一个进位输出。 000001010011 /0 110101100 /0 /0 /0 /0 /0 排列顺序： /Y nnn QQQ 012 /1 状态化简状态化简2 状态分配状态分配3 已经最简。 已是二进制状态。 2021/6/162 4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程 因需用3位二进制代码，选用3个CP下降沿触发的JK触发器， 分别用FF0、FF1、FF2表示。 由于要求采用同步方案，故时钟方程为： CPCPCPCP 21

2、0 输出方程： nnQ QY 21 Y的卡诺图 00011110 00010 1000 nnQ Q 12 n Q0 2021/6/163 (a) 1 0 n Q的卡诺图 00011110 01101 1000 nnQ Q 12 n Q0 (b) 1 1 n Q的卡诺图 00011110 00100 1101 nnQ Q 12 n Q0 (c) 1 2 n Q的卡诺图 00011110 00001 1011 nnQ Q 12 n Q0 nnnnnn nnnnnn nnnn nnnnn QQQQQQ QQQQQQ QQQQ QQQQQ 21201 1 2 10210 1 1 0012 0102 1

3、 0 1 不化简，以便使之与JK触发器的特性方程的形式一致。 2021/6/164 nnQ QJ 120 、1 0 K n QJ 01 、 nnQ QK 021 nnQ QJ 012 、 n QK 12 Y FF0 FF1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 & 1 & & 比较，得驱动方程： nnnnnn nnnnnn nnnnn QQQQQQ QQQQQQ QQQQQ 21201 1 2 10210 1 1 0012 1 0 1 电电 路路 图图 5 nnn QKQJQ 1 2021/6/165 检查电路能否自启动检查

4、电路能否自启动6 0 0 01 21201 1 2 10210 1 1 0012 1 0 nnnnnn nnnnnn nnnnn QQQQQQ QQQQQQ QQQQQ 将无效状态111代入状态方程计算： 可见111的次态为有效状态000， 电路能够自启动。 2021/6/166 设计一个串行数据检测电路，当连续输入3个或3个以 上1时，电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输入Y 000000001000110 1 建立原始状态图建立原始状态图 S0S1 S2S3 设电路开始处于初始状态为S0。 第一次输入1时，由状态S0转入 状态S1，并输出0

5、； 1/0 X/Y 若继续输入1，由状态S1转入状 态S2，并输出0； 1/0 如果仍接着输入1，由状态S2转 入状态S3，并输出1； 1/1 此后若继续输入1，电路仍停 留在状态S3，并输出1。 1/1 电路无论处在什么状态， 只要输入0，都应回到初 始状态，并输出0，以便 重新计数。 0/0 0/0 0/0 0/0 2021/6/167 0/0 1/0 1/0 1/0 1/0 0/0 (c) 二进制状态图 10 0/0 1/1 00 01 0/0 1/0 1/0 1/0 1/0 0/0 (b) 简化状态图 S2 0/0 1/1 S0 S1 原始状态图中，凡是在输入相同时，输出相同、要转换到

6、的次态也 相同的状态，称为等价状态。状态化简就是将多个等价状态合并成 一个状态，把多余的状态都去掉，从而得到最简的状态图。 状态化简状态化简2状态分配状态分配3 1/0 0/0 1/1 0/0 0/0 1/0 1/1 (a) 原始状态图 S3 S2 0/0 S0 S1 所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都 为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态 S0。所以它们可以合并为一个状态，合并后的状态用S2表示。 S0=00 S1=01 S2=10 2021/6/168 4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程

7、选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用 同步方案，即取： 输 出 方 程 n XQY 1 状 态 方 程 (a) 1 0 n Q的卡诺图 X00011110 0000 1100 nnQ Q 01 nnn QQXQ 01 1 0 nnnn XQQXQQ 110 1 1 (b) 1 1 n Q的卡诺图 X00011110 0000 1011 nnQ Q 01 Y的卡诺图 X00011110 0000 1001 nnQ Q 01 2021/6/169 nnnn nnnn XQQXQQ QQQXQ 110 1 1 001 1 0 0 nnn QKQJQ 1 比较，得驱动方程

8、： 电电 路路 图图 5 XKXQJ KQXJ n n 101 010 1 Y FF0 FF1 1 X Q1 Q1 1J C1 1K 1J C1 1K & Q0 Q0CP & 1 & 检查电路能否自启动检查电路能否自启动6 001101 0/0 1/1 将无效状态11代入输出 方程和状态方程计算： 电路能够 自启动。 2021/6/1610 设计一个异步时 序电路，要求如 右图所示状态图。 000001010 101100011 /0 /0 /0 /0 /1 /0 排列顺序： /Y nnn QQQ 012 4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程 选用3个

9、CP上升沿触发的D触发器，分别用FF0、FF1、FF2表示。 输 出 方 程 00011110 0000 1001 nnQ Q 12 n Q0 Y的卡诺图 nnQ QY 02 2021/6/1611 次 态 卡 诺 图 00011110 0001011101 1010100000 n Q0 nnQ Q 12 次态卡诺图 CP Q0 Q1 Q2 t1 t2 t3 t4 t5 t6 时钟方程： CPCP 0 01 QCP 02 QCP FF0每输入一个CP翻转一次，只能选CP。 FF1在t2、t4时刻翻转，可选Q0。 FF2在t4、t6时刻翻转，可选Q0。 2021/6/1612 CP Q0 Q1

10、 Q2 t1 t2 t3 t4 t 5 t6 (a) 1 0 n Q的卡诺图 00011110 0111 1000 nnQ Q 12 n Q0 nn QQ 0 1 0 nnn QQQ 12 1 1 nn QQ 1 1 2 00011110 0 1100 nnQ Q 12 n Q0 (b) 1 1 n Q的卡诺图(c) 1 2 n Q的卡诺图 00011110 0 1010 nnQ Q 12 n Q0 00011110 0001011101 1010100000 n Q 0 nnQ Q 12 次态卡诺图 2021/6/1613 n nn n QD QQD QD 12 121 00 Q2 Q2 Y

11、 Q0 Q0 FF0 FF1 FF2 Q1 Q1 1D C1 & CP 1D C1 &1D C1 电电 路路 图图 5 检查电路能否自启动检查电路能否自启动6 将无效状态110、111 代入输出方程和状态 方程计算： 电路能够 自启动。 特性方程： 110111100 /0 /1 2021/6/1614 例4 设计一个三位二进制同步加法计数器，设计一个三位二进制同步加法计数器， 状态转换如下图所示：状态转换如下图所示： 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序： /C nnn QQQ 012 解：由状态转换图，得状态转换表解：

12、由状态转换图，得状态转换表 状态图 2021/6/1615 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序： /C nnn QQQ 012 CPCPQ Q2 2n nQ Q1 1n nQ Q0 0n nQ Q2 2n+1 n+1Q Q1 1n+1n+1Q Q0 0n+1n+1 C C 1 0 0 00 0 10 20 0 10 1 00 30 1 00 1 10 40 1 11 0 00 51 0 01 0 10 61 0 11 1 00 71 1 01 1 10 81 1 1 0 0 01 2021/6/1616 (2) 画出每个

13、触发器的状态卡诺图 Q Q1 1n nQ Q0 0n n Q Q2 2n n 0000010111111010 0001010100011 1101110000111 (3) 求每个触发器的状态方程 2021/6/1617 nnn QQQC 012 输出方程： CPCPCPCP 210 时钟方程： nnnnnnn nnnnn nn QQQQQQQ QQQQQ QQ 201201 1 2 1010 1 1 0 1 0 (4) 选JK触发器，求驱动方程时钟方程、输出 方程 1 00 KJ n QKJ 011 nnQ QKJ 0122 2021/6/1618 Q0 Q0 C FF0 FF1 FF2

14、CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & & 1 & （6）由于没有无效状态，电路能自启动 (5) 画电路图 2021/6/1619 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序： /B nnn QQQ 012 例5 设计一个三位二进制同步减法计数器，设计一个三位二进制同步减法计数器， 状态转换如下图状态转换如下图 2021/6/1620 CP Q 0 Q 1 Q 2 B 时 序 图 FF0每输入一个时钟脉冲 翻转一次 FF1在Q0=0时，在下一个CP 触发沿到来时翻转。 FF2在Q0

15、=Q1=0时，在下一个 CP触发沿到来时翻转。 1 00 KJ n QKJ 011 nnQ QKJ 0122 2021/6/1621 Q0 Q0 B 1 FF0 FF1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & & & 电路图 由于没有无 效状态，电 路能自启动。 nnn n n nnn nn n QQQQKJ QQKJ QKJ KJ 013211 0122 011 00 1 推广到 n位二 进制同 步减法 计数器 驱动方程 输出方程 nnn n n n QQQQB 0121 2021/6/1622 3位二进制同步可逆计数器位二进制同步可逆

16、计数器 设用U/D表示加减控制信号，且U/D0时作加计数，U/D 1 时作减计数，则把二进制同步加法计数器的驱动方程和U/D相 与，把减法计数器的驱动方程和U/D相与，再把二者相加，便 可得到二进制同步可逆计数器的驱动方程。 nnnn nn QQDUQQDUKJ QDUQDUKJ KJ 010122 0011 00 / / 1 输出方程 nnnnnn QQQDUQQQDUBC 210210 / 2021/6/1623 Q0 Q0 C/B 1 FF0 FF 1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K 1&1&1& 1 U/D 电路图 2021/

17、6/1624 例6 设计一个三位二进制异步加法计数器设计一个三位二进制异步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序： /C nnn QQQ 012 状态图 2021/6/1625 时钟方程： CP Q 0 Q 1 Q 2 C 时 序 图 FF0每输入一个时钟脉 冲翻转一次， FF1在Q0由1变0时翻转， FF2在Q1由1变0时翻转。 CPCP 0 01 QCP 12 QCP 2021/6/1626 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时 没有下降沿，所以3个触发器都应接成T型。 1 1 1 22 1

18、1 00 KJ KJ KJ C Q0 Q1 Q2 Q0 Q1 Q2 1 FF0 FF 1 FF2 CP 1J C1 1K 1J C1 1K 1J C1 1K & 驱动方程： 电路图 2021/6/1627 3位二进制异步减法计数器位二进制异步减法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序： /B nnn QQQ 012 状 态 图 选用3个CP下降沿触发的JK触发器， 分别用FF0、FF1、FF2表示。 输出方程： nnn QQQB 012 2021/6/1628 CP Q0 Q1 Q2 时钟方程： 时 序 图 FF0每输入一个时钟脉 冲翻转一次， FF1在Q0由0变1时翻转， FF2在Q1由0变1时翻转。 CPCP 0 01 QCP 12 QCP 2021/