自动控制总复习

1、数字电子技术复习 好好复习好好复习, ,考出好成绩考出好成绩, ,才才 有心情享受大自然有心情享受大自然 考试题型考试题型: 1. 选择题选择题(4选选1) 10*2=20分分 2.判断题判断题 5*2=10分分 3.填空题填空题 5*2=10分分 4. 分析说明题分析说明题 共三题共三题33分分 5. 设计题设计题 共两题共两题 27分分 第第1 1部分部分 数字电路基础数字电路基础 第第2 2部分部分 组合逻辑电路组合逻辑电路 第第3 3部分部分 时序逻辑电路时序逻辑电路 第第1 1部分部分 数字电路基础数字电路基础 1.1 1.1 定义定义 : :时间上和幅度上都断续变化的信号时间上和幅

2、度上都断续变化的信号 1.2 1.2 表示表示: :0 0和和1 1表示两种对立状态表示两种对立状态,(,(如高电平、低电如高电平、低电 平）平）0 0、1 1无大小之分无大小之分,(,(正逻辑、负逻辑）用二进制表正逻辑、负逻辑）用二进制表 示示.(1).(1)进制转换进制转换: : 2-102-10-16-16之间转换之间转换; ;权权值值(2)(2)计算计算:(:(原原 码、反码、补码、有符号数加减运算。码、反码、补码、有符号数加减运算。(3)(3)编码编码: : 8421BCD8421BCD码码/ /余余3BCD3BCD码码/ /奇偶校验码。奇偶校验码。 考试要点：考试要点：（1 1）掌

3、握上述概念）掌握上述概念 （2 2）P17 P17 练习题练习题 考试要点：（考试要点：（1 1）掌握上述概念）掌握上述概念 1.4 1.4 脉冲的产生脉冲的产生 （1 1）脉冲的产生方法）脉冲的产生方法 （2 2）施密特触发器）施密特触发器 （3 3）单稳态触发器、）单稳态触发器、 （4 4）多谐振荡器）多谐振荡器 考试要点：主要考基本概念的理解，第考试要点：主要考基本概念的理解，第7章课件上后面的习题章课件上后面的习题 此部分占试卷的 15%左右， 只有选择、填空 和判断对错！ 2.1 基本单元-门电路 (1) 基本门电路 (2) 复合门电路 (3) 运算与化简 2.2 集成门电路 (1)

4、 TTL逻辑门 (2) CMOS逻辑门 2.3 组合逻辑电路的分析与设计 (1) 组合逻辑电路分析 (2) 组合逻辑电路设计 2.4组合逻辑电路的典型应用 (1) 加法器 (2) 编码器 (3) 译码器 (4) 数据选择器 (5) 数值比较器 (6) 数据分配器 第第2部分部分 组合逻辑电路组合逻辑电路 2.1 2.1 基本单元基本单元-门电路门电路 (2) 复合门电路复合门电路 A. 与门与门 Y = AB 全全1为为1， 否则为否则为0 (1) 基本门电路基本门电路 B. 或门或门 Y = A+B C. 非门非门 Y = A 全全0为为0， 否则为否则为1 入入 0 0 出出 1 1 入入

5、 1 1 出出 0 0 A.与非运算与非运算 B.或非运算或非运算 C 与或非与或非 运算运算 D 异或异或运算运算 E 同或运算同或运算 相同为相同为0 0 相异为相异为1 1 相同为相同为1 相异为相异为0 (3) (3) 运算与化简运算与化简 交换律交换律 A + B = B + A A B = B A 结合律结合律 (A + B) + C = A + (B + C) (A B) C = A (B C) 分配律分配律 A (B + C) = AB + AC A + BC = (A + B) (A + C) AB+AB = A A+AB = A+B A + AB = A AB+AC+BC=

6、AB+AC 逻辑函数的两种标准形式逻辑函数的两种标准形式 最小项表达式最小项表达式-标准标准与与-或或式式 在逻辑函数中，如果一个在逻辑函数中，如果一个与与项包含该逻辑函数项包含该逻辑函数 的全部变量，且每个变量或以原变量或以反变的全部变量，且每个变量或以原变量或以反变 量只出现一次，则该量只出现一次，则该与与项称为最小项。项称为最小项。2n 化简化简: :公式化简法与卡诺图化简法公式化简法与卡诺图化简法 摩根定律摩根定律 常用公式常用公式 例：例：将将 Y = AB + AC + BC 变换为变换为最小项最小项表达式表达式 最大项表达式最大项表达式 及与最小项之间的关系及与最小项之间的关系

7、化简逻辑函数的目的是为了获得最简逻辑式化简逻辑函数的目的是为了获得最简逻辑式 先求最简与先求最简与-或式，然后变换成所需的最简形式或式，然后变换成所需的最简形式 2.2 2.2 集成门电路集成门电路 (1) TTL逻辑门逻辑门 输入端和输出端都用三极管的逻辑门电路。输入端和输出端都用三极管的逻辑门电路。 集电极开路与非门集电极开路与非门(OC门门) 三态门三态门 4. 输出负载特性输出负载特性(灌电流负载和拉电流负载灌电流负载和拉电流负载) 3. 输入负载特性输入负载特性(关门电阻和开门电阻关门电阻和开门电阻) 只要只要RI RON ，与非门就处于开通状态，与非门就处于开通状态。 实现线与逻辑

8、实现线与逻辑 EN 称使能信号或控制信号，称使能信号或控制信号，A、B 称数据信号。称数据信号。 当当 EN = 1 时，时，Y = AB， 三态门处于工作态；三态门处于工作态； 当当 EN = 0 时，时，三态门三态门 输出呈现高阻态。输出呈现高阻态。 普通门普通门 2. 阈值电压、关门电压、开门电压阈值电压、关门电压、开门电压 1. 电压传输特性电压传输特性 （2）CMOS 集成门电路集成门电路 用互补对称用互补对称 MOS 管构成的逻辑门电路管构成的逻辑门电路 TTL 集成逻辑门电路的使用注意事项集成逻辑门电路的使用注意事项 输出端的连接输出端的连接 普通普通 TTL 门输出端不允许直接

9、并联使用三态输门输出端不允许直接并联使用三态输 出门的输出端可并联使用，但同一时刻只能有出门的输出端可并联使用，但同一时刻只能有 一个门工作，其他门输出处于高阻状态。集电一个门工作，其他门输出处于高阻状态。集电 极开路门输出端可并联使用，但公共输出端和极开路门输出端可并联使用，但公共输出端和 电源电源 VCC 之间应接负载电阻之间应接负载电阻 RL 闲置输入端的处理闲置输入端的处理 TTL 电路输入端悬空时相当于输入高电平电路输入端悬空时相当于输入高电平 与门和与非门的多余输入端接逻辑与门和与非门的多余输入端接逻辑 1 或者或者 与有用输入端并接。或门和或非门的多余与有用输入端并接。或门和或非

10、门的多余 输入端接逻辑输入端接逻辑 0或者与有用输入端并接或者与有用输入端并接 Y = AB 漏极开路的漏极开路的 CMOS 门门( OD 门门) 与与 OC 门相似，常用作驱动器、电平转换器门相似，常用作驱动器、电平转换器 和实现和实现线与线与等。等。 CMOS 三态输出门三态输出门 闲置输入端不允许悬空。闲置输入端不允许悬空。 (1) 组合逻辑电路分析组合逻辑电路分析 (2) 组合逻辑电路设计组合逻辑电路设计 根据给定逻辑电路，找出输出、输入间的根据给定逻辑电路，找出输出、输入间的 逻辑关系，从而确定电路的逻辑功能。逻辑关系，从而确定电路的逻辑功能。 给定电路给定电路-逻辑表达式逻辑表达式

11、-真值表真值表-功能功能 由门电路构成，不含记忆单元，只存在由门电路构成，不含记忆单元，只存在 从输入到输出的通路，没有反馈回路。从输入到输出的通路，没有反馈回路。 2.3 2.3 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 图示电路具有异图示电路具有异 或功能，为异或或功能，为异或 门。门。 分析给定逻辑要求，设计出能实现分析给定逻辑要求，设计出能实现 该功能的组合逻辑电路。该功能的组合逻辑电路。 给定功能给定功能-真值表真值表-逻辑表达式逻辑表达式-电路电路 用门电路设计半加器电路用门电路设计半加器电路 分析设计要求，分析设计要求， 列真值表列真值表 例例: 例例: (2) 编码器编

12、码器 2.42.4组合逻辑电路的典型应用组合逻辑电路的典型应用 (1) 加法器加法器 半加器半加器 将两个将两个 1 位二进制数相加，而不位二进制数相加，而不 考虑低位进位的运算电路，称为半加器。考虑低位进位的运算电路，称为半加器。 全加器全加器 能将本位的两个二进制数和能将本位的两个二进制数和 邻低位来的进位数进行相加邻低位来的进位数进行相加 加法器加法器 实现多位二进制数加法实现多位二进制数加法 运算的电路运算的电路 串行进位加法器串行进位加法器超前进位加法器超前进位加法器 实现编码功能的电路实现编码功能的电路 二进制编码器二进制编码器 将将N= 2n 个输入信号转换个输入信号转换 成成

13、n 位二进制代码的逻辑电路位二进制代码的逻辑电路 二十进制编码器二十进制编码器 用用4 位二进制代码对位二进制代码对 0 9 一位十进制数码进行编码的电路。一位十进制数码进行编码的电路。 优先编码器优先编码器 允许同时输入允许同时输入多个编码信号，多个编码信号， 并只对其中优先级别最高的信号进行编码输并只对其中优先级别最高的信号进行编码输 出的电路出的电路 (3) 译码器译码器 二进制译码器二进制译码器 将输入二进制代码的各种组合将输入二进制代码的各种组合 按其原意转换成对应信号输出的逻辑电路按其原意转换成对应信号输出的逻辑电路 二十进制译码器二十进制译码器 将输入的将输入的 10 组组 4

14、位位 二二 - 十进制代码翻译成十进制代码翻译成 0 9 十个对应信十个对应信 号输出的逻辑电路。号输出的逻辑电路。 显示译码器显示译码器将输入的将输入的 BCD 码译成相应输出码译成相应输出 信号，以驱动显示器显示出相应数字的电路。信号，以驱动显示器显示出相应数字的电路。 共阳极接法数码显示器需要配用输出低电共阳极接法数码显示器需要配用输出低电 平有效的译码器。共阴极接法数码显示器需平有效的译码器。共阴极接法数码显示器需 要配用输出高电平有效的译码器。要配用输出高电平有效的译码器。 用用138译码器设计组合逻辑电路译码器设计组合逻辑电路 CBACY 1 BCCBACBAY 2 CBCBAY

15、3 掌握138的功能 (4) 数据选择器数据选择器 根据地址信号的要求，从多路输入数据中根据地址信号的要求，从多路输入数据中 选择其中一路输出的逻辑电路。选择其中一路输出的逻辑电路。 8 选选 1 数据选择器的应用数据选择器的应用 例例:试用数据选择器实现函数试用数据选择器实现函数 。 CBAY (6) 数据分配器数据分配器 (5) 数值比较器数值比较器 用以对两个数字的用以对两个数字的 大小或是否相等进行比较的逻辑电路大小或是否相等进行比较的逻辑电路 根据地址信号的根据地址信号的 要求，将一路输要求，将一路输 入数据分配到指入数据分配到指 定输出通道上去定输出通道上去 的逻辑电路的逻辑电路

16、掌握151的功能 第2章自测题、作业题 第3章自测题、作业题、例题 第4章自测题、作业题、例题 此部分占试卷的 40%左右， 选择、填空 和判断对错、 分析说明、 设计都有！ 3.1 3.1 时序逻辑电路的基本单元时序逻辑电路的基本单元-触发器触发器 (1) (1) 触发器触发器 (1) RS(1) RS触发器触发器 (2) JK(2) JK触发器触发器 (3) D(3) D触发器触发器 (4) T(4) T和和TT触发器触发器 3.2 3.2 时序逻辑电路分析时序逻辑电路分析 (1) (1) 同步同步 (2) (2) 异步异步 3.3 3.3 典型应用典型应用 (1) (1) 寄存器寄存器

17、(2) (2) 计数器计数器 第第3部分部分 时序逻辑电路时序逻辑电路 3.13.1时序逻辑电路的基本单元时序逻辑电路的基本单元-触发器触发器 (2) RS触发器触发器 (4) JK触发器触发器 (3) D触发器触发器 (1) 触发器触发器 辑上互反的输出端辑上互反的输出端 Q 和和 Q ，且这两个，且这两个 输出端具有两个稳定状态输出端具有两个稳定状态 。在输入信号作在输入信号作 用下，触发器的两个稳定状态可相互转换用下，触发器的两个稳定状态可相互转换。 输入信号消失后，新状态可长期保持下来，输入信号消失后，新状态可长期保持下来， 因此具有记忆功能，可存储二进制信息因此具有记忆功能，可存储二

18、进制信息. 一个触发器可存储一个触发器可存储 1 位二进制数码位二进制数码 特性方程特性方程 n DD n QRSQ 1 ( (约束条件约束条件) ) RD + SD = 1 1 3.2 3.2 时序逻辑电路分析时序逻辑电路分析 (1) (1) 同步同步 (2) 异步异步 给定电路给定电路-输出、驱动、输出、驱动、 状态方程状态方程- 状态转换真值表状态转换真值表-时序图时序图-分析逻辑功能分析逻辑功能 例例 给定电路给定电路-输出、驱动、时钟、输出、驱动、时钟、 状态方程状态方程 -状态转换真值表状态转换真值表-时序图时序图-分析逻辑功能分析逻辑功能 电路构成异步六进制计数器，同时向高位电路

19、构成异步六进制计数器，同时向高位 送出一个负跃变的进位信号。送出一个负跃变的进位信号。 3.3 典型应用典型应用 (1) 寄存器寄存器 (2) 计数器计数器 寄存器寄存器 用于存放用于存放二进制数码二进制数码N 位寄存器位寄存器 由由 N 个触发器构成个触发器构成 。 。 移位寄存器移位寄存器 用于存放数码和使数码根据用于存放数码和使数码根据 需要向左或向右移位需要向左或向右移位 单向移位寄单向移位寄 存存 器：器： 左移和右移左移和右移 双向移位寄双向移位寄 存存 器器 计数器的作用计数器的作用 快速记录输入脉冲个数快速记录输入脉冲个数 的部件。计数器除了用于计数外，还常的部件。计数器除了用于计数外，还常 用于分频、定时等用于分频、定时等 计数器的分类计数器的分类 按时钟控制方式分：按时钟控制方式分：异步和同步计数器异步和同步计数器 同步计数器比异步计数器的速度快得多同步计数器比异步计数器的速度快得多 按计数增减分：按计数增减分：加法和减法计数器加法和减法计数器 按计数进制分：二进制、十进制和按计数进制分：二进制、十进制和 任意进制任意进制 常用计数器常用计数