数字电子技术课程设计报告八路数字抢答器

1、 课程设计报告题 目 数字抢答器 课 程 名 称 数字电子技术 院 部 名 称 机电工程学院 专 业 自动化 班 级 m10自动化 学 生 姓 名 学 号 课程设计地点 工科楼c206 课程设计学时 1周 指 导 教 师 赵国树 金陵科技学院教务处制- 21 -目录一、实验目的- 2 -二、设计要求与内容- 3 -三、设计及原理- 4 -3.1 总体方案设计- 4 -3.1.1 设计思路- 4 -3.1.2 总电路框图- 4 -3.2 各模块设计方案及原理说明- 5 -3.2.1 抢答电路- 5 -3.2.2 倒计时电路- 10 -四、电路仿真- 14 -4.1 抢答电路- 14 -4.2 倒

2、计时电路- 16 -五、 实验室调试及分析- 16 -六、收获、体会和建议- 19 -附录- 19 -1.总电路图- 20 -主要参考文献- 21 -八路数字抢答器一、实验目的通过八路数字抢答器的设计实验，要求学生回顾所学数字电子技术的基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容。二、设计要求与内容在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光或音响等

3、多种手段指示出第一抢答者。1) 数字抢答器应具有数码锁存、显示功能，抢答组数分为八组，即序号0、1、2、3、4、5、6、7，优先抢答者按动本组开关，组号立即锁存到led显示器上，同时封锁其它组号。2) 系统设置外部清除键，按动清除键，led显示器自动清零灭灯。3) 数字抢答器定时为30秒，启动起始键后，要求：30秒定时器开始工作；蜂鸣器要短暂报警；发光二极管亮灯。4) 抢答者在30秒内抢答，抢答有效，终止定时；30秒定时到，无抢答者本次抢答无效，系统短暂报警，发光二极管灭灯。三、设计及原理3.1 总体方案设计3.1.1 设计思路本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能

4、可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二极管直接指示出组别。在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按下开始抢答按钮后，开始进行30秒倒计时，此时，若有组别抢答，显示该组别并使抢答指示灯亮表示“已有人抢答”；当计时时间到，仍无组别抢答，则计时指示灯灭表示“时间已到”，主持人清零后开始新一轮抢答。、3.1.2 总电路框图总电路框图3.2 各模块设计方案及原理说明3.2.

5、1 抢答电路此部分电路主要完成的功能是实现8路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。使用优先编码器 74ls148 和锁存器 74ls297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关s 置于清除端时，rs 触发器的 r、s 端均为0，4 个触发器输出置0，使74ls148 的优先编码工作标志端 0，使之处于工作状态。当开关s 置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下s3），74ls148 的输出经

6、rs 锁存后，ctr=1,rbo =1, 七段显示电路74ls48 处于工作状态，4q3q2q=011,经译码显示为“3”。此外，ctr 1，使74ls148 优先编码工作标志端，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74ls148 的 此时由于仍为ctr1，使优先编码工作标志端1， 所以74ls148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74ls48译码器使抢答组别数字显示0-7。如有再次抢答需由主持人将s 开关重新置“清除”然后再进行下一轮抢答。原理图如下：a. rs触发

7、器（74ls279）当输入端接入=1的电平时，如果基本sr触发器现态=1、=0，则触发器次态=1、=0；若基本sr触发器的现态=0、=1，则触发器次态=0、=1。即=1时，触发器保持原状态不变。当=1，=0时，如果基本sr触发器现态为=1、=0，因=0，会使=1，而=1与=1共同作用使端翻转为0；如果基本sr触发器现态为=0、=1，同理会使=0，=1。只要输入信号=1，=0，无论基本sr触发器的输出现态如何，均会使输出次态置为0态。当=0、=1时，如果触发器现态为=0、=1，因=0，会使g1的输出端次态翻转为1，而=1和=1共同使g2的输出端=0；同理当=1、=0，也会使触发器的次态输出为=1

8、、=0；只要=0、=1，无论触发器现态如何，均会将触发器置1。当=0时，无论触发器的原状态如何，均会使=1，=1。当脉冲去掉后，和同时恢复高电平后，触发器的新状态要看g1 和g2两个门翻转速度快慢，所以称=0是不定状态，在实际电路中要避免此状态出现。sr触发器功能真值 综上所述基本sr触发器具有置0、置1、保持功能且不允许与同时为0，集成产品74ls279就是这种四sr触发器。对应的特性方程为： 其中，表示现态，即原态。表示次态，即新状态。 74ls279管脚引线图b. 优先编码器（74ls148）编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。优先编码器既在同一时间内，

9、当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器有74ls148（8线3线）和74ls147（10线4线）两种制式。优先编码器是较常用的编码器，下面以74ls148为例，介绍它的逻辑功能。此芯片为8线3线优先编码器。图1-1（a）是其功能简图，图1-1（b）是管脚引线图，表1-1是其真值表。 74ls148的输入端和输出端低电平有效。图（a）是其功能简图，图中电源和地未画， 是输入信号，为三位二进制编码输出信号，1时，编码器禁止编码，当0时，允许编码。是技能输出端，只有在0，而均无编码输入信号时为0。为优先编码输出端，在0而的其中之一有信

10、号时，0。各输入端的优先顺序为：级别最高，级别最低。如果0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按编码，000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。c. 显示译码器（74ls48）74ls48bcd七段译码驱动器真值表74ls48的输入端是四位二进制信号(8421bcd码)，a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管，是使能端，起辅助控制作用。使能端的作用如下： 是试灯输入端，当=0，=1时，不管其它输入是什么状态，ag七段全亮；灭灯输入，当=0，不论其它输

11、入状态如何，ag均为0，显示管熄灭；动态灭零输入，当=1，=0时，如果=0000时，ag均为各段熄灭； 动态灭零输出，它与灭灯输入共用一个引出端。当=0或=0且=1，=0000时，输出才为0。片间与配合，可用于熄灭多位数字前后所不需要显示的零。74ls48a3 a2 a1 a0 （a）74ls48功能简图 （b）74ls48管脚引线字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而led数码显示器是最常见的。通常有红、绿、黄等颜色。led的死区电压较高，工作电压大约1.53v，驱动电流为几十毫安。图1-3是七段led数码管

12、的引线图和显示数字情况。74ls48译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74ls48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有bs201、bs202等。图中是共阴式led数码管的原理图，使用时，公阴极接地，7个阳极ag由相应的bcd七段译码器来驱动。 3.2.2 倒计时电路原理图如下： 倒计时模块原理图该部分主要由555 定时器秒脉冲产生电路、十进制同步加减计数器74ls192 减法计数电路、74ls48 译码电路和 2 个 7 段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后，进行30s倒计时，到0s时倒计时指示

13、灯亮。当有人抢答时，计时停止。两块74ls192 实现减法计数，通过译码电路 74ls48 显示到数码管上，其时钟信号由时钟产生电路提供。74ls192 的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。 a. 555定时器555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。按其工艺分双极型和cmos型两类，其应用非常广泛。1 555定时器的组成和功

14、能下图是555定时器内部组成框图。它主要由两个高精度电压比较器a1、a2，一个rs触发器，一个放电三极管和三个5k电阻的分压器而构成。555定时器组成框图它的各个引脚功能如下：1脚：外接电源负端vss或接地，一般情况下接地。8脚：外接电源vcc，双极型时基电路vcc的范围是4.5 16v，cmos型时基电路vcc的范围为3 18v。一般用5v。3脚：输出端vo2脚：低触发端6脚：th高触发端4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、th处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：vc为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用

15、时，应将该端串入一只0.01f电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器a1、a2基准电压分别为的情况下，555时基电路的功能表如下表所示。 555定时器的功能表清零端高触发端th低触发端qn+1放电管t功能00导通直接清零10导通置011截止置11qn不变保持b. 计数器（74ls192）计数器选用汇总规模集成电路74ls192进行设计较为简便，74ls192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。74ls192是同步十进制可逆计数器，其逻辑符号和引脚排

16、列如图（a）、(b)所示。q3 q2 q1 q074ls192d3 d2 d1 d0 crcpucpdld（a）（b）74ls19212345678161514131211109vcc d0 cr bo co ld d2 d3d1 q1 q0 cpd cpu q2 q3 gnd74ls192功能真值表 是异步清零端，且高电平有效。 是并行置数端，低电平有效，且在有效。 和是两个时钟脉冲，当，时钟脉冲由端接入。并且时，74ls192处于加法计数状态；当脉冲从端输入，且时，74ls192处于减法计数状态；时，计数器处于保持状态。 是进位端，是借位端。它的计数原理是 : 只有当低位 端发出借位脉冲时

17、 , 高位计数器才作减计数。当高、低位计数器处于全零 , 且 为 0 时 , 置数端 =0, 计数器完成并行置数 , 在 端的输入时钟脉冲作用下 , 计数器再次进入下一循环减计数。四、电路仿真4.1 抢答电路 第2路抢答器抢答后的显示，同时发光二极管指示灯发光，如下图：11端的示波器波形：如图，拨动开关后，为低，有人抢答时，为高。4.2 倒计时电路 倒计时开始后开始计数，同时倒计时指示灯亮直到倒数到0秒熄灭，如下图：5、 实验室调试及分析1. 元件清单器件名称型号数量可逆计数器74ls19228 线3 线优先编码器74ls1481rs 触发器74ls2791共阴数码管3显示译码器74ls483

18、非门74hc042二输入与非门74hc001三输入与非门74hc101555ne5551电阻10k9电阻5101 电阻39k1 电阻51k1 电阻503电解电容10uf1发光二极管led12. 调试过程1) 将各元件在线路板上进行排版2) 按原理图接线3) 先将555构成的秒脉冲连好，用示波器测试波形4) 再按照原理图先将抢答电路连好，调试是否正常工作5) 然后按照原理图把倒计时电路连好，调试是否正常工作6) 最后把秒脉冲电路连接上去，进行总体测试3. 调试结果1) 秒脉冲波形2) 倒计时状态3) 抢答状态六、收获、体会和建议这次课程设计的电路是比较复杂的。虽然以前在模电课程设计中接触过multisim软件，但在初期还是感到无从下手。在整个电路的设计过程中，花费时间最多的是各个单元电路的连接及电路的细节设计上，在多种方案的选择中，我们仔细比较分析其原理以及可行的原因，最后还是在通多次对电路的改进，上机仿真以及接线调试，终于使整个电路可稳定工作。设计过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做，那时心中未免有点灰心，有时还特别想放弃，此时更加需要静下心，查找原因。设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。因此我们应该在设计前做好充分的准备，像查找详细的资料，为我们设