数字电子电路与逻辑 刘可文主编 第七章 时序逻辑电路 答案

1、-数字电子电路与逻辑 刘可文主编 第七章 时序逻辑电路 答案 习题七 7-1 分析题p7-1图中时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 Y 题p7-1图 解： 驱动方程：J1?K1?3， 状态方程：Q1 nnn ?3n1n?Q3Q1?Q3?Q1n； n?1nn J2?K2?Q1， Q2?Q1n2n?1nQ2?Q2?Q1n； n?1nn J3?Q1Q2，K3?Q3， Q3?3nQ2Q1； n?1 输出方程：Y?Q3 由状态方程可得状态转换表，如表7-1所示；由状态转换表可得状态转换图，如图7-1所示。电路可以自启动。 表7-1 图7

2、-1 电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。 7-2 试分析p题7-2图中时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程。画出电路的状态转换图，说明电路能否自启动。 1 题p7-2图 解： J1?Q2Q3，K1?1； J2?Q1，K2?13； J3?Q1Q2，K3 ?Q2 n?1n?1Q1n?1?Q2Q31； Q2?Q12+13Q2； Q3?Q1Q23?2Q3 Y = Q2Q3 电路的状态转换图如图A6-3所示，电路能够自启动。 图7-2 7-3 电路如题p7-3图所示同步时序电路。 （1） 写出电路的状态转移方程及输出函数表达式； （2） 画出电路的状态转移

3、图； （3） 说明电路的逻辑功能。 1题p7-3图 解： 7-4 电路如题p7-4图所示逻辑电路，分析逻辑功能和自启动过程。 题p7-4图 解：这是一级异步自启动模6加法计数器。 7-5 计数器电路如题p7-5图所示。 （1） 画出计数器的状态转移图(或状态表)，说明是否自启动。 （2） 将该计数电路装接在印制电路板上，实验时测得Q3Q2Q1状态转移为000 100001，经检查触发器功能正常，试分析故障原因。 题p7-5图 解： 7-6 异步时序电路如题p7-6图所示。试分析此电路，写出时钟方程、驱动方程和状态方程，并画出状态转换表和状态转换图。 题p7-6图 解： 电路没有输入控制信号，所

4、以输出只与电路的原来状态相关。输出Q1、Q3为同步工作状态，时钟方程为CP1=CP3=CP，Q2为异步工作状态，时钟方程为CP2=Q1。各个触发器的nnn?1nnnn?1?Q1Q2，驱动方程为：D1?Qn?Qn3，D2?Q1Q2，D3?Q2。状态方程为Q13，Q2 ?1Qn?Qn32。电路的状态转换表如表7-6所示。状态转换图如图7-6所示。 Q 3Q2Q1 7-7 分析题p7-7图中所示电路，写出驱动方程、状态方程和输出方程，并画出输出Y和Z在一系列时钟作用下的时序图。 题p7-7图 解： 电路没有输入控制信号，所以输出只与电路的原来状态相关。触发器为同步工作状态， nn?1n各个触发器的驱

5、动方程为：J1?K1?1，J2?K2?Q1。状态方程为Q1，?Q1 ?1nnnnn电路的状态转换表如表7-7所示。Y?Q1?Q2 Z?Q21，Qn?Q1Q2?Q1Q2?Q1?Qn22， 根据表7-7所示的电路状态转换表。可以作出图7-7所示电路在一系列时钟作用下，输出Y和Z时序图如图7-7所示。 CPQ1Q2 YZ 图7-8 解：假定计数过程为加法计数过程，按规定选用的触发器采用JK触发器。根据图7.9(1)所示的JK触发器状态转换图，可以作出十一进制计数器的状态转换表如表7.9所示。 根据表7-8所示的状态转换关系，作出构成计数器的JK触发器激励信号的函数“卡诺图”如图7-8（a）、（b）、

6、（c）、（d）、（e）、（f）、（g）、（h）所示。 nnJJJ QQQ JKKQQ Q KQKQ7-8（2）根据图7-8所示的函数“卡诺图”，化简逻辑函数，得到构成十一进制计数器各个JK触 nnnnnnnn 发器的激励方程为：J0?3K0?QnJ2?Q1Q0，?1?Qn0，J1?Q0，K1?Q3?Q0，3Q1， nnnnnK2?Q1Q0，J3?Qn2Q1Q0，K3?Q1。根据JK触发器的激励方程，可以作出十一进制加 法计数器的逻辑电路如图7-8(3）所示。电路的进位信号Z?Q3Q1 检验电路是否能够自行启动，根据电路的激励方程以及JK触发器的特性方程，逻辑电 n?1nn?1nnn?1nnnn

7、 路的状态方程为Qn?(Q1Q0)?Qn?Qn?Qn2，03Q10，Q101?(Q3?Q0)Q1，Q2nnnnnnQn3?Q2Q1Q0Q3?Q1Q3，则电路的状态转换图如图7-8（4）所示。从图7-8（4）所示的 图7.-8（3） 状态转换过程，可以看出，电路能够自行启动。 图7-8(4) 7-9试用D触发器设计一个同步的五进制计数器。 解： 选用D触发器的同步五进制加法计数器状态转换表如表7-9所示。则触发器的激励方 nnnnn 程为D0?20，D1?Q1?Qn0，D2?Q1Q0。根据触发器的激励方程，可以作出五进制加 法计数器的逻辑电路如图7-9所示。电路的进位信号等于Q2。 解： 按自然

8、序列七进制加法的计数过程为000001010011100101110000。第七个CP脉冲信号时，次低位与最高位同时产生翻转，所以，次低位的输出可以作为最高位的CP信号，JK触发器采用后边沿触发器，则可以设计CP2=Q1。低两位计数触发器采用同步设计CP0=CP1=CP。电路的状态转换表如表7-10所示。根据表7-10所示的状态关系，可以得到表示激励方程函数卡诺图如图7-10（a）、（b）、（c）、（d）所示。 nnnnKJ (b) (a) nnnnJK 图7.-9(1) 图7-10e) nnnnnn化简触发器激励方程得到：J0?Q2?Q1Q0，K0?Qn0，J1?Q0，K1?Q0?Q2，J2

9、?1， K2?1，进位信号为Z=Q2Q1。根据触发器的激励方程和电路的输出方程，异步七进制加法计数器的逻辑电路如图7-10(e)所示。 7-11 试用D触发器设计一个自然序列的异步6进制计数器。 解： 按自然序列6进制加法的计数过程为000001010011100101000。第二、四个CP脉冲信号时，次低位与最低位同时产生翻转，所以，最低位的输出信号可以用作次低 n位的CP信号，D触发器采用前边沿触发器，则可以设计CP1=0，D1?1。最低和最高 位计数触发器采用同步工作CP0=CP1=CP。电路的状态转换表如表7-11所示。根据表7-11所示的状态关系，可以得到表示激励方程函数卡诺图如图7

10、-11（a）、（b）所示。 D 图7-11 nnnn化简触发器激励方程得到：D0?0，D2?Q1Q0?Qn20，进位信号为Z=Q2Q0。根据 7-11(c)所示。 图7-11(c) 7-12 试用JK触发器设计能够实现如图p7-12转换功能的时序逻辑电路。 题p7-12图 解：根据图P7-12所示的状态转换图，以及JK触发器的状态转换关系，可以编写出所要设计的逻辑电路状态转换表如表7-12所示。 激励方程的逻辑函数“卡诺图”如图7.15（a）、(b)、(c)、(d)、(e)、(f)、(g)、(h）所示。 JJJQQQ KQ KQKQ JQKQn3图7-12 根据逻辑函数“卡诺图”化简相应的逻辑

11、函数，得到JK触发器的激励方程表达式为： nnnnnnnnnnnnnnn J0?Qn3?21?Q2Q1?Q3?Q2?Q1，K0?Q21?2Q1?Q2?Q1，J1?2Q0，nnnnnnnnn K1?Qn2Q0，J2?Q10，K2?Q3Q0，J3?Q210，K3?Q0。 根据构成逻辑电路JK触发器的激励方程，可以作出实现如图P7-12转换功能的时序逻 7-13 逻辑电路如题p7-13图所示，试分析其逻辑功能。若X端输入的串行码序列为3B59H=0011，1011，0101，1001B其时序如图所示，问Y端输出序列 H是什么？ 注：第16个CP后Y的输出状态为序列最高位，第1个CP后 Y的输出状态为

12、序列最低位，这样Y的十六个不同状态构成十六位自然二进制数序列B=H 。（写出驱动方程，状态方程和输出方程，作状态转换表，画出电路时序图）。 （每十六个脉冲循环一次，触发器为主从型触发器，其初始状态为零。） 题p7-13图 解： 根据图P7-13（a）所示的电路连接，可知电路的JK触发器激励方程为J1?X，K1?， n，K2?。 J2?XQ1 n?1nn?1nnnn电路的状态方程为：Q1?1?XQ1?X，Qn?XQ12?XQn22?X(Q1?Q2)。电路的输出方程为Y?Qn2。由于电路的初始状态为0，根据状态方程和输出方程，可以作出电路的时序图如图7-13所示。 根据图7-13所示的输出时序图，

13、可得图P7-13所示的逻辑电路，在X端输入的串行码序列为3B59H=0011，1011，0101，1001B时，Y端的输出依次为0010, 0010, 0001, 0000，所以Y端输出序列2210 H。 7-14 如题图p7-14是一个用4位二进制加法计数器74LS161和4位二进制数码比较器74LS85组成的逻辑电路，试画出其状态转换图，判断电路的功能。 题p7-14图 解： 3Q2Q1 CP Q0 Q1 Q2 Q3 图p7-14所示电路为11进制加法计数器。 7-16 试分析如题图p7-16所示由两片中规模集成电路CT5474LSl6l构成的计数分频器的分频系数。 CP 1 题p7-16图 解： 74LS161(1)和74LS161(2)的状态转换图如图7-16(a)、(b)所示。可见， 74LS 161(1)为七进制计数器，且每当电路状态由10011