第8章时序逻辑电路

1、第八章第八章 时序逻辑电路时序逻辑电路 第一节第一节 触发器触发器 第二节第二节 计数器计数器 第三节第三节 寄存器寄存器 返回主目录返回主目录 基本基本RSRS触发器又称为触发器又称为RSRS锁存器，在各种触发器中，它锁存器，在各种触发器中，它 的结构最简单，却是各种复杂结构触发器的基本组成部分。的结构最简单，却是各种复杂结构触发器的基本组成部分。 1 1 与非门组成的基本与非门组成的基本2R 触发器触发器 (1)(1)电路组成电路组成 图图8-1 8-1 基本基本RSRS触发器触发器 (2)(2)逻辑功能分析逻辑功能分析 在基本在基本RSRS触发器中，触发器的输出不仅由触发信号来决触发器中

2、，触发器的输出不仅由触发信号来决 定，而且当触发信号消失后，电路能依靠自身的正反馈作用，定，而且当触发信号消失后，电路能依靠自身的正反馈作用， 将输出状态保持下去，即具备记忆功能。将输出状态保持下去，即具备记忆功能。 = =0或Q=0、 = 1 1）当）当 = =1= =1时，电路有两个稳定状态：时，电路有两个稳定状态：Q=1Q=1、 =0=0或或 Q=0Q=0、 =1=1，我们把前者称为，我们把前者称为1 1状态或置位状态，把后者称为状态或置位状态，把后者称为 0 0状态或复位状态。状态或复位状态。 R Q Q S 2 2）当）当 =1=1、 =0=0时，时，Q=1Q=1， =0=0，触发器

3、被置成，触发器被置成1 1状态。状态。 3）当）当 =0、 =1时，时， =1，Q=0，触发器被置成，触发器被置成0状态。状态。 4 4）当）当 =0=0、 =0=0时，时，Q= =1Q= =1，这是一种未定义的状态，既，这是一种未定义的状态，既 不是不是1 1状态，也不是状态，也不是0 0状态，这种状态是不稳定的，我们称之为状态，这种状态是不稳定的，我们称之为 不定状态。不定状态。 RSQ S R Q R S Q 分析 分析3 分析 分析2 1 0 0 1 1 1 1 0 0 1 1 1 结论结论 11 SRQn+1 Qn=0Qn+1= Qn=1Qn+1= Qn Qn=0 Qn=1 RS 、

4、 均为无效电平时， 具有保持功能 1 0 0 0 1 1 1 0 0 0 1 1 结论结论 10 SRQn+1 Qn=0Qn+1= 0 Qn=0 Qn=1 0 Qn=0Qn+1= 0 1 1 R 为有效电平时， 置功能 称为置端 0 0 1 0 0 1 1 结论结论 SRQn+1 Qn=0 Qn=1 0 Qn=Qn+1= 01 1 为有效电平时， 置功能 称为置端 Qn=Qn+1= 1 结论结论 SRQn+1 不定 =Qn+1Qn+1 （3 3）逻辑功能的描述）逻辑功能的描述 触发器在接收触发信号之前的原稳触发器在接收触发信号之前的原稳 定状态称为初态，用定状态称为初态，用Q Qn n表示；触

5、发器在接收触发信号之后建表示；触发器在接收触发信号之后建 立的新稳定状态叫做次态，用立的新稳定状态叫做次态，用Q Qn+1 n+1表示。触发器的次态 表示。触发器的次态Q Qn+1 n+1是 是 由触发信号和初态由触发信号和初态Q Qn n的取值情况所决定的。的取值情况所决定的。 1）状态转换特性表）状态转换特性表 含有状态变量的真值表叫做触发含有状态变量的真值表叫做触发 器的特性表。基本器的特性表。基本RS触发器的特性表如表触发器的特性表如表8-1所示。表所示。表8-2为为 简化的特性表。简化的特性表。 表表8-1 8-1 基本基本RSRS触发器状态转换特性表触发器状态转换特性表 0 1 1

6、 1 0 0 不定不定 不定不定 1 1 0 1 1 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 1 Qn+1 Qn RS 表表8-2 8-2 简化的简化的RSRS触发器特性表表触发器特性表表 RS 2 2）时序图（又称波形图）时序图（又称波形图） 时序图是以波形图的方式时序图是以波形图的方式 来描述触发器的逻辑功能的。在图来描述触发器的逻辑功能的。在图8-1a8-1a所示电路中，假设所示电路中，假设 触发器的初始状态为触发器的初始状态为Q=0Q=0、 =1=1，触发信号的波形已知，则，触发信号的波形已知，则 根据上述逻辑关系可以画出根据上述逻辑关系可以画出Q Q和

7、和 的波形，如图的波形，如图8-28-2所示。所示。 Q Q 图图8-2 8-2 时序波形图时序波形图 注：不讲 波形画 的过程 基本基本RSRS触发器除了可用上述与非门组成外，也可以利触发器除了可用上述与非门组成外，也可以利 用两个或非门来组成，其逻辑图和逻辑符号如图用两个或非门来组成，其逻辑图和逻辑符号如图8-38-3所示。所示。 图图8-3 8-3 或非门组成的基本或非门组成的基本RSRS触发器触发器 a a）逻辑图）逻辑图 b b）逻辑符号）逻辑符号 2或非门组成的基本或非门组成的基本RS触发器触发器 在这种基本在这种基本RSRS触发器中，触发输入端触发器中，触发输入端R R、S S在

8、没有加触发在没有加触发 信号时应处于低电平状态，当加有触发信号时为高电平（称信号时应处于低电平状态，当加有触发信号时为高电平（称 为高电平有效）。其特性表见表为高电平有效）。其特性表见表8-38-3、时序图如图、时序图如图8-48-4所示。所示。 图图8-4 8-4 或非门构成的或非门构成的RSRS触发器时序图触发器时序图 表表8-3 8-3 或非门构成的或非门构成的RSRS触发器触发器 特性表特性表 1 1同步同步RSRS触发器触发器 （1 1）电路组成）电路组成 同步同步RSRS触发器是同步触发器中最简单的触发器是同步触发器中最简单的 一种，其逻辑图和逻辑符号如图一种，其逻辑图和逻辑符号如

9、图8-58-5所示。所示。CPCP是时钟脉冲信号，是时钟脉冲信号， 高电平有效，即高电平有效，即CPCP为高电平时，输出状态可以改变，为高电平时，输出状态可以改变，CPCP为低电为低电 平时，触发器保持原状态不变。平时，触发器保持原状态不变。Q Q和和 是互补输出端。是互补输出端。Q 图图8-5 8-5 同步同步RSRS触发器触发器 a a） 逻辑图逻辑图 b b）逻辑符号）逻辑符号 （2 2） 功能分析功能分析 1 1）当）当CP=0CP=0时，触发器保持原状态不变。时，触发器保持原状态不变。 2 2）当）当CP=1CP=1时，触发器将按基本时，触发器将按基本RSRS触发器的规律发生变触发器

10、的规律发生变 化。此时，同步化。此时，同步RSRS触发器的状态转换特性表与表触发器的状态转换特性表与表8-38-3相同。相同。 （3）初始状态的预置）初始状态的预置 在实际应用中，有时在实际应用中，有时 需要在时钟脉冲需要在时钟脉冲CP到来到来 之前，预先将触发器设置之前，预先将触发器设置 成某种状态，为此，在同成某种状态，为此，在同 步步RS触发器电路中设置触发器电路中设置 了直接置位端和直接复位了直接置位端和直接复位 端。其工作情况可用图端。其工作情况可用图8- 6的波形图来描述。的波形图来描述。 图图8-6 8-6 同步同步RSRS触发器时序波形图触发器时序波形图 2 2同步同步D D触

11、发器触发器 同步同步D D触发器又称为触发器又称为D D锁存器，其逻辑图和逻辑符号如锁存器，其逻辑图和逻辑符号如 图图8-78-7所示。所示。 图图8-7 8-7 同步同步D D触发器触发器 a a）逻辑图）逻辑图 b b）逻辑符号）逻辑符号 Qn+1= 时 功能功能 1 1边沿边沿D D触发器触发器 （1 1）逻辑符号）逻辑符号 边沿边沿D D触发器的逻辑符号如图触发器的逻辑符号如图8-88-8所示。所示。 符号图中符号图中 、 端的小圆圈表示低电平有效。该触发器为端的小圆圈表示低电平有效。该触发器为CPCP 上升沿触发（图中，上升沿触发（图中，CPCP端若有小圆圈表示触发器为端若有小圆圈表

12、示触发器为CPCP下降沿触下降沿触 发）。发）。 d S d R 图图8-8 8-8 边沿边沿D D触发器的逻辑符号触发器的逻辑符号 （2 2）工作特性）工作特性 此种触发器的状态只有在此种触发器的状态只有在CPCP的上升沿到来时才可能改的上升沿到来时才可能改 变，除此之外，在变，除此之外，在CPCP的其它任何时刻，触发器都将保持状的其它任何时刻，触发器都将保持状 态不变，故把这种类型的触发器称为正边沿触发器或上升态不变，故把这种类型的触发器称为正边沿触发器或上升 沿触发器。沿触发器。 除上述正边沿触发的除上述正边沿触发的D D触发器之外，还有在时钟脉冲下触发器之外，还有在时钟脉冲下 降沿触发

13、的负边沿降沿触发的负边沿D D触发器，与正边沿触发器，与正边沿D D触发器相比较，只触发器相比较，只 是触发器翻转时所对应的时钟脉冲是触发器翻转时所对应的时钟脉冲CPCP的触发沿不同，其所的触发沿不同，其所 实现的逻辑功能均相同。实现的逻辑功能均相同。 （3 3）逻辑功能描述）逻辑功能描述 边沿边沿D D触发器在触发器在CPCP上升沿到来时的状态转换特性表如表上升沿到来时的状态转换特性表如表 8-48-4所示，表所示，表8-58-5为为D D触发器简化的特性表。图触发器简化的特性表。图8-98-9为为D D触发器触发器 的时序图。的时序图。 表表8-4 D8-4 D触发器状态转换特性表触发器状

14、态转换特性表表表8-5 D8-5 D触发器简化特性表触发器简化特性表 图图8-98-9 D D触发器时序图触发器时序图 （4 4）边沿）边沿D D触发器的应用触发器的应用 74HC7474HC74是一种集成正边沿双是一种集成正边沿双D D触发器，内含两个上升沿触发器，内含两个上升沿 触发的触发的D D触发器。图触发器。图8-108-10是利用是利用74HC7474HC74构成的单按钮电子转构成的单按钮电子转 换开关电路，该电路只利用一个按钮即可实现电路的接通换开关电路，该电路只利用一个按钮即可实现电路的接通 与断开。与断开。 图图8-10 74HC748-10 74HC74应用电路应用电路 2

15、 2边沿边沿JKJK触发器触发器 （1 1）边沿）边沿JKJK触发器的逻辑符号触发器的逻辑符号 图图8-118-11为为JKJK触发器的逻辑符号，其中图触发器的逻辑符号，其中图a a为为CPCP上升沿触上升沿触 发，图发，图b b为为CPCP下降沿触发，除此之外，二者的逻辑功能完全下降沿触发，除此之外，二者的逻辑功能完全 相同，图中相同，图中J J、K K为触发信号输入端。为触发信号输入端。 图图8-11 8-11 边沿边沿JKJK触发器触发器 a a）上升沿触发型）上升沿触发型 b b）下降沿触发型）下降沿触发型 （2 2）JKJK触发器的逻辑功能触发器的逻辑功能 下降沿触发的下降沿触发的J

16、KJK触发器的逻辑功能见表触发器的逻辑功能见表8-68-6，表，表8-78-7为为JKJK 触发器简化的功能表，时序图如图触发器简化的功能表，时序图如图8-128-12所示。所示。 表表8-6 JK8-6 JK触发器功能表触发器功能表 d S d R 表表8-7 JK8-7 JK触发器简化功能表触发器简化功能表 n Q 图图8-12 JK8-12 JK触发器时序图触发器时序图 （3 3）边沿）边沿JKJK触发器的应用触发器的应用 74HC11274HC112内含两个下降沿内含两个下降沿JKJK触发器，图触发器，图8-13a8-13a是利用是利用 74HC11274HC112组成的二分频和四分频

17、电路。组成的二分频和四分频电路。 分频是指电路输出信号的频率是输入信号频率的分频是指电路输出信号的频率是输入信号频率的1/N1/N（其（其 中中N N为整数，即分频次数），也就是说输出信号的周期是输入为整数，即分频次数），也就是说输出信号的周期是输入 信号周期的信号周期的N N倍。倍。 图图8-13 74HC1108-13 74HC110构成的分频电路构成的分频电路 计数器是一种应用广泛的时序逻辑电路，它不仅可用来对计数器是一种应用广泛的时序逻辑电路，它不仅可用来对 脉冲计数，而且还常用于数字系统的定时、延时、分频及构成脉冲计数，而且还常用于数字系统的定时、延时、分频及构成 节拍脉冲发生器等等

18、。节拍脉冲发生器等等。 计数器的种类繁多，按计数长度可分为二进制、十进制及计数器的种类繁多，按计数长度可分为二进制、十进制及N N 进制计数器。按计数脉冲的引入方式可分为异步工作方式和同进制计数器。按计数脉冲的引入方式可分为异步工作方式和同 步工作方式计数器两类。按计数的增减趋势可分为加法、减法步工作方式计数器两类。按计数的增减趋势可分为加法、减法 及可逆计数器。及可逆计数器。 无论哪种类型的计数器，其组成和其它时序电路一样，都无论哪种类型的计数器，其组成和其它时序电路一样，都 含有存储单元（这里通称为计数单元），有时还增加一些组合含有存储单元（这里通称为计数单元），有时还增加一些组合 逻辑门

19、电路，其中存储单元是由触发器构成的。逻辑门电路，其中存储单元是由触发器构成的。 1 1异步二进制加法计数器异步二进制加法计数器 1）电路组成）电路组成 图图8-14所示是利用所示是利用3个下降沿个下降沿JK触发器构成的触发器构成的 异步二进制加法计数器。计数脉冲异步二进制加法计数器。计数脉冲CP加至最低位触发器加至最低位触发器F0的时的时 钟端，低位触发器的钟端，低位触发器的Q端依次接到相邻高位触发器的时钟端，因端依次接到相邻高位触发器的时钟端，因 此它是异步计数器。此它是异步计数器。 图图8-14 8-14 异步二进制加法计数器异步二进制加法计数器 2 2）工作原理）工作原理 该计数器的状态

20、转换特性表见表该计数器的状态转换特性表见表8-88-8，时序图如图，时序图如图8-158-15 所示所示。计数器的状态转换规律也可以采用如图计数器的状态转换规律也可以采用如图8-168-16所示的状所示的状 态转换图来表示。态转换图来表示。 图图8-15 异步二进制加法计数器时序图异步二进制加法计数器时序图 图图8-16 8-16 异步二进制加法计数器状态转换图异步二进制加法计数器状态转换图 表表8-8 8-8 状态转换表状态转换表 计数器还具有分频功能。由计数器还具有分频功能。由n n个触发器构成的二进制计数个触发器构成的二进制计数 器，其末级触发器输出脉冲频率为器，其末级触发器输出脉冲频率

21、为CPCP的的1/21/2n n ，即实现对，即实现对CPCP的的 2 2n n分频。分频。 异步异步3位二进制加法计数器也可采用上升沿位二进制加法计数器也可采用上升沿D触发器来构触发器来构 成，如图成，如图8-17a。 图图8-17 8-17 上升沿触发的异步上升沿触发的异步3 3位二进制加法计数器位二进制加法计数器 a a）逻辑图）逻辑图 b b）时序图）时序图 2 2异步十进制加法计数器异步十进制加法计数器 图图8-188-18所示是由所示是由4 4个个JKJK触发器构成的触发器构成的84218421码异步十进码异步十进 制加法计数器，该电路具有自启动和向高位计数器进位制加法计数器，该电

22、路具有自启动和向高位计数器进位 的功能。的功能。 图图8-18 8-18 异步十进制加法计数器异步十进制加法计数器 十进制计数器状态转换表见表十进制计数器状态转换表见表8-98-9，时序图如图，时序图如图8-198-19所示。所示。 表表8-9 8-9 十进制计数器状态转换表十进制计数器状态转换表 图图8-19 8-19 异步十进制加法计数器时序图异步十进制加法计数器时序图 3 3异步异步N N进制计数器进制计数器 除了二进制和十进制计数器之外，在实际工作中，往往除了二进制和十进制计数器之外，在实际工作中，往往 还需要其它不同进制的计数器，我们把这些计数器称为还需要其它不同进制的计数器，我们把

23、这些计数器称为N N进进 制计数器。异步制计数器。异步N N进制计数器的构成方式和异步十进制计数进制计数器的构成方式和异步十进制计数 器基本相同，也是在二进制计数器的基础上，利用一定的方器基本相同，也是在二进制计数器的基础上，利用一定的方 法跳过多余的状态后实现的。例如，五进制计数器可以用三法跳过多余的状态后实现的。例如，五进制计数器可以用三 个触发器组成，其状态转换规律可以按图个触发器组成，其状态转换规律可以按图8-238-23所示的状态转所示的状态转 换图进行。换图进行。 图图8-23 8-23 五进制计数器的状态转换图五进制计数器的状态转换图 1 1同步二进制加法计数器同步二进制加法计数

24、器 如图如图8-21a8-21a所示是一个由所示是一个由3 3个个JKJK触发器构成的同步触发器构成的同步3 3位二位二 进制加法计数器，进制加法计数器，CPCP输入的是计数脉冲。输入的是计数脉冲。其时序图如图其时序图如图8-21b 所示所示 。同步同步3 3位二进制计数器的状态转换特性表与异步二进位二进制计数器的状态转换特性表与异步二进 制计数器完全相同。制计数器完全相同。 图图8-21 8-21 同步同步3 3位二进制计数器位二进制计数器 a a）逻辑图）逻辑图 b b）时序图）时序图 2 2同步十进制计数器同步十进制计数器 若在同步二进制计数器的基础上，通过一定的方法跳若在同步二进制计数

25、器的基础上，通过一定的方法跳 过多余的无效状态后，也可构成同步十进制计数器。过多余的无效状态后，也可构成同步十进制计数器。 同步十进制计数器的时序图和状态转换特性表与异步同步十进制计数器的时序图和状态转换特性表与异步 十进制计数器的完全相同。十进制计数器的完全相同。 74HC161 74HC161是一种可预置数的同步计数器，在计数脉冲上是一种可预置数的同步计数器，在计数脉冲上 升沿作用下进行加法计数，其主要功能如下：升沿作用下进行加法计数，其主要功能如下： （1）清零）清零 （2 2）预置数）预置数 （3 3）计数控制）计数控制 （4 4）进位）进位 图图8-228-22所示是利用所示是利用7

26、4HC16174HC161和一个与非门组成的六进制和一个与非门组成的六进制 计数器。计数器。 图图8-22 74HC1618-22 74HC161构成的六进制计数器构成的六进制计数器 当需要位数更多的计数器时，可按如图当需要位数更多的计数器时，可按如图8-23所示电路所示电路 进行级联。进行级联。 图图8-23 74HC1618-23 74HC161的级联电路的级联电路 第三节第三节 寄存器寄存器 存放数码的逻辑部件称为寄存器。寄存器必须具有记忆存放数码的逻辑部件称为寄存器。寄存器必须具有记忆 单元单元触发器，因为触发器具有触发器，因为触发器具有0 0和和1 1两个稳定状态，所以两个稳定状态，

27、所以 一个触发器只能存放一个触发器只能存放1 1位二进制数码，存放位二进制数码，存放N N位数码就应具备位数码就应具备 N N个触发器。个触发器。 一般寄存器都是在时钟脉冲的作用下把数据存放或送出一般寄存器都是在时钟脉冲的作用下把数据存放或送出 触发器的，故寄存器还必须具有起控制作用的电路，以保证触发器的，故寄存器还必须具有起控制作用的电路，以保证 信号的接收和清除。信号的接收和清除。 寄存器按所具备的功能不同可分为两大类：数码寄存器寄存器按所具备的功能不同可分为两大类：数码寄存器 和移位寄存器。和移位寄存器。 数码寄存器只具有接收数码和清除原有数码的功能。数码寄存器只具有接收数码和清除原有数

28、码的功能。 1 1工作原理工作原理 图图8-248-24是一个由是一个由4 4个个D D触发器构成的触发器构成的4 4位数码寄存器，在位数码寄存器，在CPCP 上升沿的作用下，将上升沿的作用下，将4 4位数码寄存到位数码寄存到4 4个触发器中。个触发器中。 图图8-24 8-24 数码寄存器数码寄存器 2 2集成数码寄存器集成数码寄存器 将构成寄存器的各个触发器以及有关控制逻辑门集将构成寄存器的各个触发器以及有关控制逻辑门集 成在一个芯片上，就可以得到集成数码寄存器。成在一个芯片上，就可以得到集成数码寄存器。 集成数码寄存器种类较多，常见的有两种：一种是集成数码寄存器种类较多，常见的有两种：一

29、种是 由触发器构成的，另一种是由锁存器构成的。由触发器构成的，另一种是由锁存器构成的。 锁存器与触发器的区别是：锁存器的时钟脉冲触发锁存器与触发器的区别是：锁存器的时钟脉冲触发 方式为电平触发，此时，时钟脉冲信号又称为使能信号，方式为电平触发，此时，时钟脉冲信号又称为使能信号， 分高电平有效和低电平有效两种。当使能信号有效时，分高电平有效和低电平有效两种。当使能信号有效时， 由锁存器组成的寄存器，其输出跟随输入数码的变化而由锁存器组成的寄存器，其输出跟随输入数码的变化而 变化（相当于输入直接接到输出端）；当使能信号结束变化（相当于输入直接接到输出端）；当使能信号结束 时，输出保持使能信号跳变时的状态不变，因此这一类时，输出保持使能信号跳变时的状态不变，因此这一类 寄存器有时也称为寄存器有时也称为“透明透明”寄存器。寄存器。 移位寄存器除具有存储数码的功能外，还具有使存储的数移位寄存器除具有存储数码的功能外，还具有使存储的数 码移位的功能。码移位的功能。 1 1单向移位寄存器单向移位寄存器 图图8-