[论文设计]篮球24秒计时器

1、xxx电子技术综合课程设计篮球24秒计时器1设计内容及要求1.1具备显示24秒计时功能1.2计时器为递减工作，间隔为1s1.3递减到0时发声光报警信号1.4设置外部开关，控制计时器的清0，启动及暂停2方案选择和电路工作原理2.1分析要求，画原理框图 24秒计时器的总体方框图如图2.1所示。它包括秒脉冲发生器，计数器，译码显示电路，报警电路和控制电路等五个部分组成。其中计数电路是系统的主要部分。计数器完成24秒计时功能，而控制电路完成计数器的清零，启动，暂停等功图2.1原理框图能。 秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，电路采用555集成电路组成的多谐振荡器构成 译码显示电路用74l

2、s48和共阴极七段led显示器组成。报警电路用发光二极管和蜂鸣器组成。图2.2.1方案一电路图2.2方案选择2.2.1方案一电路如图2.2.1，该方案的计数部分是由具有十进制加计数功能的74ls90芯片和具有十六进制加计数功能的74ls161芯片等组成的减计数电路。 接通电源后，打开555多谐振荡电路发出秒脉冲。将s2拨向连续，当s1置于“置数”位置时74ls90立刻置9，此时十位显示器显示数字2，而当脉冲上升沿输入74ls161时，该芯片第一次置数“11”，由于反向器作用，显示器显示”4”。将s1拨向“计时”，电路开始倒计时。当个位显示9后，ld的输入变为高电平，使161自动第二次置数15，

3、个位显示0，同时74ls90计数加一，十位显示减一。十位上的译码器的接线，使其只能在0，1，2之间循环。当显示变为00时，自动停止计数，同时发出声光报警信号。 s2拨向“暂停”时，能实现即时暂停。 接通电源时，需注意将j1拨向置数位置，否则低位将会从f开始递减。2.2.2方案二 电路如图2.2.2，该方案计数部分有两片74ls192十进制可编程加/减计数器等组成。它的计数原理是：只有当低位bo1端发出借位脉冲时，高位计数器才作减计数。当高低位计数器全处于零，且低位没有脉冲输入时，置数端ld=0, 计数器完成并行置数，在低位有时钟输入的情况下，计数器再进行下一次减计数。图2.2.2方案二电路图

4、j1实现连续/暂停,j2实现置数/计数功能，j3为清零鍵。当显示减为00时高位bo端发出借位脉冲，使低位芯片无脉冲输入，电路停止计数，同时led发出报警信号。2.2.3方案选择 两方案的秒脉冲发生部分都是有555多谐振荡电路组成，基本无多大区别。主要区别在于计数部分，方案一采用加计数器，方案二采用减计数器。由电路结构来看，方案一用到了异或门和七个非门，较方案二复杂的多。在功能实现方面，方案二满足设计要求，而方案一中的低位由74ls161和非门构成，显示数字为161输出二进制数的反码所对应的数，0即二进制0000对应1111，74ls161不能实现，因此不能实现清零功能。但个人认为篮球计时器从2

5、4秒倒计时，置数24秒就相当于清零，所以清零电路可以省去。方案一在接通电源时若将置数鍵置于计数位置，74ls161将从0000开始加计数对应反码1111无法显示，而方案二不会出现该问题。综合分析，采用方案二。3单元电路设计3.1倒计时电路 该电路主要由两片71ls192构成。74ls192是双时钟方式的十进制可逆计数器。 cpu为加计数时钟输入端，cpd为减计数时钟输入端。ld为预置输入控制端，异步预置。cr为复位输入端，高电平有效，异步清除。co为进位输出：1001状态后负脉冲输出，bo为借位输出：0000状态后负脉冲输出。74ls192引脚图74ls192功能表 在该设计中，利用芯片的减计

6、数功能，即时钟脉冲从cpd输入，而cpu接高电平。采用两片芯片级连的方式，低位的借位信号作为高位的时钟信号。高位的借位信号通过与非门控制地位的cp输入，从而当倒计时为00时达到停止计数的目的。置数采用8421bcd码，24转化为8421bcd码为00100100。电路接线如图3.1图3.1倒计时电路3.2秒脉冲信号控制电路 图3.2脉冲控制电路 图3.2是秒脉冲信号cp的控制电路，控制cp的放行与禁止。当定时时间未到时，74ls192的借位输出信号bo=1，则cp信号受“暂停/连续”开关控制。当定时时间到时，bo=0，cp信号被封闭，计时器保持零状态不变。 3.3译码显示电路 3.3.1共阴极

7、数码管数码显示器可显示系统的运行状态及工作数据，我们所选用的是发光二极管（led）显示器，它分为两种，共阴极、（bs201/202）与共阳极（bs211/212），我们所选的是共阴极，它是将发光二极管的阴极短接后作为公共极，当驱动信号为高电平时，阴极必须接低电平，才能够发光显示。共阴极数码管的外引脚及内部电路如图3.3.1图3.3.1数码管外引脚及内部电路3.3.2共阴极七段显示译码器74ls48驱动共阴极显示器的译码器输出为高电平有效，所以选用74ls48驱动共阴极的发光二极管显示器。3.3.274ls48外引线排列图与功能表 74ls48工作原理：译码器输入端为二进制码，经译码器后，输出端

8、分别与七段显示器的的输入端对应连接。消隐（灭灯）输入端bi为低电平有效。当消隐（灭灯）输入端bi =0 时，不论其余输入端状态如何，所有输出为零，数码管七段全暗，无任何显示；当消隐输入端bi =1 时译码器译码。灯测试（试灯）输入端lt 为低电平有效。当灯测试（试灯）输入端=0（/ =1）时，不论其余输入端状态如何，所有输出为1，数码管七段全亮，显示8。可用来检查数码管、译码器有无故障；当灯测试输入端lt =1 时译码器译码。脉冲消隐（动态灭灯）输入rbi 为低电平有效。当rbi =1时，对译码器无影响；当bi =lt =1 时，若rbi =0，输入数码是十进制的零时，数码管七段全暗，不显示；

9、输入数码不为零时，则照常显示。在实际使用中有些零是可以不显示的，如 004.50 中的百位的零可不显示；若百位的零可不显示，则十位的零也可不显示；小数点后第二位的零，不考虑有效位时也可不显示。脉冲消隐输入rbi =0 时，可使不显示的零消隐。3.4秒脉冲信号发生电路 如图3.4，由ne555构成的多谐振振荡器，接通电源后，电容c1被充电，vc上升，当vc上升到2/3vcc时，触发器被复位，此时v0为低电平，电容c通过r2和t放电，使vc下降，当下降至1/3 vcc时，触发器又被置位，v0翻转为高电平。当c放电结束时， vcc将通过r2和r3向电容器充电，vc由1/3vcc上升到2/3vcc。当

10、vc上升到2/3vcc时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为：f=1.43/(r3+2r2)c。在这里我们选择r2=68k，c1=10uf，只要用一个可变电阻器代替r3， 图3.4秒脉冲信号发生电路并将它调至7k即可输出1hz，达到要求。4电路的制作与调试 在电路制作过程中主要用万用表来检测接线真确与否。由于线路板年代已久，很多插孔有松动现象，甚至有些插孔短接，给接线造成了很大的麻烦。首次接线时，没有注意该问题，直接将全部接线一次连完，结果电路不能正常工作。分析了原因后重新接线，此次采取每个单元电路分步接线，并随时检测电路。在全体小组成员的共同努力下，电路

11、终于初步完成。 调试中不能实现计数功能，用万用表检测各点电势，发现置数开关接线有问题，555无脉冲输出，与非门是坏的。改进电路后运行正常，一切符合要求。5收获体会 本次课程设计是我首次课程设计。作为是自动化专业的学生，设计是我们将来必需的技能，这次课程设计恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的仿真再到最后电路的成型，都对我所学的知识进行了检验。可以说，本次课程设计有苦也有甜。设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。因此我们应该在设计前做好充分的准备，像查找详细的资料，为我们设计的成功打下坚实的基础。制作过程是一个考验

12、人耐心的过程，不能有丝毫的急躁，马虎，对电路的调试要一步一步来，不能急躁，要求我们有一个比较正确的调试方法。这又要我们要灵活处理，在不影响试验的前提下可以加快进度。要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。留给我印象最深的是要设计一个成功的电路，必须要有耐心，要有坚韧的毅力。在整个电路的设计过程中，花费时间最多的是各个单元电路的连接及电路的细节设计上，如cp脉冲的供给通断等。在多种方案的选择中，我们仔细比较分析其原理以及可行的原因。设计过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做。总体来说，这次实习我受益匪浅。在摸索该如何设计电路使之实现所需功能的过程中培养了我的设计思维，增加了实际操作能力。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦。6元器件明细表元件名称型号规格数量备注数码管共阴极小号2七段译码显示器74ls48直插式216脚8421bcd码计数器74ls192直插式216脚脉冲电路555直插式18脚非门集成芯片74ls04直插式214脚三输入与非门集成芯片74ls10直插式114脚电容电解0.1uf、10uf2色