清华大学DSP讲义——概述

1、信号处理实验与设计信号处理实验与设计A A 清华大学电子工程系清华大学电子工程系 第一章第一章 数字信号处理器（数字信号处理器（DSPsDSPs）概述）概述 从信号理论角度，对信号的研究可以分成以下三大部分： 信号分析：信号分析：研究信号的解析表示，信号特征值的表示及提 取，信号的变换； 信号传输：信号传输：用最经济、有效的手段传送最大的信息容量； 信号处理：信号处理：对观察到的信号进行分析、变换、综合等加工 处理，便识别、应用所需的有用信息。 处理方法处理方法 经典滤波和谱分析 现代滤波和谱估计 时频分析 多维信号处理 数字信号处理技术的发展数字信号处理技术的发展 研究对象研究对象 确定与随

2、机 平稳与非平稳 时不变与时变 高斯与非高斯 典型数字信号处理系统 抗混叠 滤波器 DSP D/A 转换器 重建 滤波器 A/D 转换器 数字 I/O 存储器 通信、 人机 接口 DSP 系统 译码 与时 序、 逻辑 控制 总线 1.数字信号处理器（数字信号处理器（或DSPs）的任务）的任务 任务：任务：解决实时处理要求、适合DSP运算特点的单片可 编程微处理芯片，能满足大数据量、计算复杂、 实时性强的各种运算和处理要求。 2。DSP算法特点及算法特点及DSP芯片分类：芯片分类： DSP运算特点： 基本数据操作：DSP中运算的基本类型是乘法累加 （MAC）操作：Y=HX+C 寻址操作：数据寻址

3、范围大、结构复杂但很有规律， 例如：FFT的蝶形运算。 N=8=23时间抽取FFT信号流图： 寻址操作具有预测性，DSPs并不适宜做随机性很强 的寻址操作和运算。 DSP芯片按用途或构成分类 为不同算法而专门设计的专用芯片； 为某种目的应用而专门设计的专用芯片，即ASIC (Application Specific Integrated Circuits) ； 积木式结构（硬连线逻辑电路）； 用FPGA（现场可编程阵列）实现DSP功能； 通用可编程DSP芯片； 片上系统Soc（System on Chip）； 3. 数字信号处理器对单片机（数字信号处理器对单片机（MCU）性能上的改进：）性能上

4、的改进： 针对DSP算法特点，DSP在功能上与通用的MCU相比，作了 下列几方面的改进： 扩充运算能力：增加字长，乘法保留双字长，有双精度运算；扩充运算能力：增加字长，乘法保留双字长，有双精度运算； 自动产生数据地址：专用的自动产生数据地址：专用的ALU可以产生循环地址及非顺序地址；可以产生循环地址及非顺序地址； 指令定序不对其它主要运算造成额外开销；指令定序不对其它主要运算造成额外开销； 简单的比例定标运算得到宽的动态范围；简单的比例定标运算得到宽的动态范围； 目前三种微处理器：通用CPUPentiun 微控制器MCU 单片机 通用DSP 它们各有所长，但相互渗透、借鉴和交融，形成各自 特点

5、 l通用处理器（通用处理器（GPPGPP） 采用冯.诺依曼结构，程序和数据的存储空间合二而一 8086/286/386/486/Pentium/Pentium II/ Pentium III Pentium PowerPc 64-bit CPU（SUN Sparc，DEC Alpha, HP） CISC 复杂指令计算机, RISC 精简指令计算机 采取各种方法提高计算速度:提高时钟频率，高速总 线，多级Cashe，协处理器等 lSingle Chip Computer/ Micro Controller Unit （MCU） 除通用CPU所具有的ALU和CU，还有存储器 （RAM/ROM）寄存

6、器，时钟，计数器，定时器，串/ 并口，有的还有A/D，D/A INTEL MCS/48/51/96（98） MOTOROLA HCS05/011 lDSP 采用哈佛结构，程序和数据分开存储 采用一系列措施保证数字信号的处理速度，如对FFT 的专门优化 什么是嵌入式系统什么是嵌入式系统 (embedded system)？ 一个嵌入到对象体系中的专用处理器系统，一个嵌入到对象体系中的专用处理器系统， 其软硬件可按需要适当配置和裁剪。其软硬件可按需要适当配置和裁剪。 通常由嵌入式处理器、嵌入式外围电路、通常由嵌入式处理器、嵌入式外围电路、 嵌入式操作系统和嵌入式应用软件组成。嵌入式操作系统和嵌入式

7、应用软件组成。 嵌入式处理器可分为：嵌入式处理器可分为： 嵌入式微控制器嵌入式微控制器 (MCU) 嵌入式微处理器、嵌入式微处理器、DSP 微芯片微芯片 系统级芯片系统级芯片SOC (system on chip) SoC(System on Chip): 基于DSP的新一代单片系统 例：TI 的OMAP (Open Multimedia Application ) 开放多媒 体 应用平台，专门为2.5G和3G的需求而设计的. 其独特的 MCU和DSP处理器超高速缓存结构，可以保证优良的系 统性能、高的时钟效率和低的功耗。 150MHz的MCU负责支持应用操作系统，并完成以控制为 核心的应用处

8、理； 200MHz的DSP芯片C55x负责完成媒体处理(包括语音、 音 频、图象和视频信号)； 内存和流量控制器MTC，确保处理器能够高效访问外部 存储区，避免产生瓶颈现象，提高整个平台的处理速度。 Memory & Traffic Controller TMS320C55xTM DSP Multimedia Peripheral Comm. Voice Peripheral Control Peripheral ARM DMA Controller ARM9 RISC eXpressDSPTM dvelopment/ debug support OMAP 结构框图结构框图 适用于第三代移动通

9、信系统的的结构框图 4. DSP处理器特点： (1) 采用哈佛采用哈佛(Harvard)结构和改进的哈佛结构结构和改进的哈佛结构 通用机的Von.Neumann结构 Von.Neumann结构的存储器与指令流的关系 指令指令1 指令指令2 IR CPU PC 取指取指 译码译码 读数读数 执行执行 取指取指 译码译码 统一的程序和数据空间； 共享的程序和数据总线； Harvard 结构结构 指令流的定时关系指令流的定时关系 Program Memory Data Memory Data Adr. Bus (DAS) DSP CPU Data Bus (DB) Program Adr. Bus

10、(PAS) Program Bus (PB) 取指取指 译码译码 读数读数 执行执行 取指取指 译码译码 读数读数 执行执行 取指取指 译码译码 读数读数 执行执行 取指取指 译码译码 读数读数 执执 取指取指 译码译码 读读 取指取指 译译 改进的改进的Harvard 结构结构 (2) 多总线结构多总线结构 附加总线和扩充地址总线增加数据流量，提高寻址能力。 例：TMS320C54x：程序总线： (PB, PAB) 二组读数据总线： (CB, CAB) (DB, DAB) 一组写数据总线： (EB, EAB) TMS320C55x：程序总线： (PB32bit, PAB24bit) 三组读数

11、据总线： (BB16bit, BAB24bit) (CB16bit, CAB24bit) (DB16bit, DAB24bit) 二组写数据总线：(EB16bit, EAB24bit) (FB16bit, FAB24bit) (3) 采用流水线采用流水线(Pipeline)操作：操作：(如前页图) 把每条指令分解成多个操作步骤，由片内多个功能单元 同时重叠分别完成，从而把指令周期减到最小，增加数 据吞吐量，提高运算速度； 流水线操作适用于循环时间足够长，或多个数据点反复 执行同一指令的情况； 缺点： 一项处理很难分解成若干个处理规模一致，而 且在时间上有最佳配合（无等待）的流水段， 因而需要用

12、寄存器协调流水线工作； 流水线的启动和停止是把流水线填满和出空的 过程，是需要时间的，因而不适合一次性非重 复计算的场合； (4) 具有硬件乘法器和高效的具有硬件乘法器和高效的MAC指令指令 DSP中的卷积、相关、FFT运算都是乘法累加运算； 乘法累加结构框图 （Y=XH+C） 暂存器暂存器 乘法器乘法器 算术逻辑单元（算术逻辑单元（ALU） 累加器（累加器（ACC） 数据通道数据通道 数据通道数据通道 程序存储器程序存储器 数据存储器数据存储器 (5) 专用的数据地址发生器专用的数据地址发生器(DAG) 数据地址的产生与CPU工作并行进行；而在通用机中数据 地址和数据处理都由ALU完成， 例

13、如：8086做一次加法需要三个时钟周期，计算一次地址 需512个时钟周期，在DSP中无需额外开销； 在DSP中存储器访问具有可预测性，例如FIR滤波中的样 本、系数都是顺序访问的；而通用机适合承载操作系统 完成复杂任务，而且数据库操作可预测性很小； 根据DSP运算特点，DSPs地址产生器都支持间接寻址、 循环寻址、倒位序寻址等寻址操作； 地址生成单元示意图： 偏移量 循环缓冲 器长度 FFT长度 MUX 模二和 倒位序 ALU MUX 下一个地址寄存器 下一个地址 加减 (6) 独立的直接存储器访问独立的直接存储器访问(Direct Memory Access, DMA) 总线及其控制总线及其

14、控制 DMA是指进行数据传输时不影响CPU及其相关总线的工作； 当多个DSP组成处理器阵列来处理数据时，往往通过串口 或并口传递数据，此时DMA成为各数据块传输的主要通道； (7) 丰富的片内外设丰富的片内外设 便于和外部环境协调工作；也可以构成一个小系统； 片内外设有： 时钟产生 (振荡器和PLL) 定时器 通用 I/O 口 软件可编程等待状态发生器 同步与异步串口 主机接口(HIP) JTAG(Joint Test Action Group) 边界扫描逻 辑电路 （用于片上在线仿真和多处理器情况 下的调试 ） (8) 具有片内存储器（具有片内存储器（ROM和和RAM） 片内的存放程序的RO

15、M和存放数据的RAM，适合于DSP 核心程序短小及运算简单的特点；片内运算有高的传输效 率，减小总线接口压力，形成强大的数据处理能力。 (9)与结构相配合的采用与结构相配合的采用RISC 指令集指令集 （Reduced Instruction Set Computer） 复杂指令集（CISC）(例Intel x86) 特点：一条指令可以在处理器内部执行一系列操作， 一条指 主要使用微码指令建立高级的，丰富的指令集； 优点：易于编程，向下兼容，简化编译器； 缺点：指令集和芯片硬件复杂，不同指令有不同的执 行时间，因而降低整体效率，部分指令利用率低； 精简指令集（RISC）： 特点：一般多为简单的

16、单周期指令，便于流水操作； 指令长度相同，取指可以一次操作完成； 存储器访问采用存储/加载指令结构； 尽量减少指令数和寻址方式，以简化控制部件； 芯片逻辑多采用硬布线逻辑； 优点：硬件简单，指令周期短，速度快； DSP指令集的设计要达到两个目标： 最大限度使用DSP基本硬件，以提高效率； 要求指令短，使用最少的存储器，以及尽可能将 多个操作合并在一条指令中，所以经常用状态寄存 器中的模 式位来控制处理器的操作特性； 因而DSP指令综合了CISC和RISC的特点，表现在： v 一般具有多种灵活的寻址方式； v 指令长度和指令执行时间可以不一样； v 采用流水操作，指令多为单周期指令； v 片内存

17、储器一般为固定地址映射的存储器，指 令的操作时间可以严格预测； v程序的可读性差 v 指令依赖硬件结构，可移植性较差 v高度专门化、复杂且不规则的汇编指令，难以用高 级语言C进行编译： 原因：C语言本身不适合用来描述DSP算法； DSP结构上的多存储空间、多组总线、不规则 指令集和高度专门化的硬件，使C编译器效率 难以提高； 指令集多采用助记符指令形式或代数指令形式； 为防止和减少流水线冲突，需对指令进行重排； v 大多数DSP指令是复合指令，便于编制出高效率的 汇编程序 5。DSP主要应用性能指标主要应用性能指标 （1）运算速度）运算速度 传统评价指标：传统评价指标： 单周期执行时间=时钟频

18、率 MIPS(Million Instruction Per Second) TMS320C5402 $6/100MIPS 60mw TMS320C5416 $39/160MIPS 90mw TMS320C55x 0.9v 0.05mw/MIPS 800MHz MFLOPS(Million Floating Point Operation Second) TMS320C6701 $210/1GFLOPS MBPS(Million Bit Per Second) (主要用来衡量DSP数据传输能力，是对总线和I/O口 数据吞吐率的度量，也就是总线和I/O口的带宽) 例：C6000 200MHz时钟

19、 32-bit总线 则总线数据吞吐率为 800Mbyte/s 或 6400MBPS MACS(Multiply-Accumulates Per Scond) 核心算法评价指标核心算法评价指标 一般指FIR、IIR 、向量点积、向量求和、 FFT等运算； 据估计，DSP程序量有80%为控制代码（包括条件转移、 子程序调用等）；20%为运算代码，但它却占用了80% 的执行时间。对控制代码关键是存储器的使用，片内存 储器可以提高执行速度，但增加芯片成本。 DSP56311 (150MHz) TMS320C5416 (160MHz) TMS320C6203 (300MHz) MSC8101 (300MHz) Pentium (1GHz) Pentium C (1 GHz) TMS320C6701 (167MHz) 0 0 1010 2020 3030 4040 5050 6060 7070 256点复数点复数FFT执行时间比较执行时间比较 s (2) 运算精度运算精度 数据格式： 定点 浮点 数据