MOSFET的短沟道效应

1、mosfet的短沟道效应mosfet的短沟道效应 编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（mosfet的短沟道效应）的内容能够给您的工作和学习带来便利。同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快 业绩进步，以下为mosfet的短沟道效应的全部内容。21mosfet的短沟道效应3第8章 mosfet的短沟道效应mosfet的沟道长度小于3um时发生的短沟道效应较为明

2、显。短沟道效应是由以下五种因素引起的，这五种因素又是由于偏离了理想按比例缩小理论而产生的。它们是：（1） 由于电源电压没能按比例缩小而引起的电场 增大;（2） 内建电势既不能按比例缩小又不能忽略；（3） 源漏结深不能也不容易按比例减小;（4） 衬底掺杂浓度的增加引起载流子迁移率的降低;（5） 亚阈值斜率不能按比例缩小.（a） 亚阈值特性我们的目的是通过mosfet的亚阈值特性来推断阈值电压到底能缩小到最小极限值。对于长沟道器件而言，亚阈值电流由下式给出也可以写成如下的形式式中的为单位面积耗尽区电容。是热电压，在大于几个热电压时有对上式两边取对数上式也可以写成从式（8。4）中可以看出,当时，即当

3、栅源电压等于亚阈值电压时有亚阈值电流：为了使时,器件可以关断,我们可以令(8.4）中的,则有如果规定关断时（当）的电流比在(当）的电流小5个数量级,式（8。7）和式(8。8）的两边相除则有得到亚阈值电压的最小值为如果则亚阈值电压的最小值是.如果还想将阈值电压降低到400mv左右，那么就要减小的值，使。考虑到温度对阈值电压的影响,按比例缩小阈值电压将更加困难。阈值电压的温度系数.导致阈值电压在温度范围（085）内的变化是85mv。制造工艺引起的最小变化也在50mv之间。工艺和温度引起的变化合计为135mv左右。因此，对增强型的mos器件其阈值电压一般都控制在之间。（b） 短沟道效应使阈值电压减小

4、对理想mosfet器件，我们是利用电荷镜像原理导出阈值电压的表达式.见下图.式中忽略了沟道中的反型层电荷密度, 为最大耗尽层单位面积电荷密度.这个电荷密度都由栅的有效面积控制。并忽略了由于源/漏空间电荷区进入有效沟道区造成的对阈值电压值产生影响的因素。图8。2a显示了长沟道的n沟mosfet的剖面图。在平带的情况下，且源漏电压为零，源端和漏端的空间电荷区进入了沟道区，但只占沟道长度的很小一部分。此时的栅电压控制着沟道区反型时的所有反型电荷和空间电荷，如图8.2b所示.随着沟道长度的减小，沟道区中由栅压控制的电荷密度减小。随着漏端电压的增大,漏端的空间电荷区更严重地延伸到沟道区，从而栅电压控制的

5、体电荷会变得更少.由于栅极控制的沟道电荷区中的电荷数量会对阈值电压造成影响，如式(8.12)所示.我们可以用图8。3所示的模型，定量的计算出短沟道效应对阈值电压造成的影响。假设源/漏结的扩散横向与纵向相等，都为.这种假设对扩散工艺形成的结来说是合理的，但对例子注入形成的结则不那么准确。我们首先考虑源端、漏端和衬底都接地的情况。在短沟道情况下，假定栅极梯形区域中的电荷有栅极控制。在阈值反型点，降落在沟道区的空间电荷区上的势差为，源和漏结的内建电势差也约为,这表明这三个空间电荷区的宽度大体相等。如图8.3a。假定梯形区内的单位面积平均电荷密度为，则有上式可以写成由图8。3b 可以看出,有如下关系：

6、由（8。15)式将（8.17）带入（8.18)带入（8.15）式与长沟道器件相比，短沟道器件阈值电压表达式应该写成考虑短沟道效应后,mosfet器件的阈值电压会降低.在这个模型的假设下，只有减小源/漏结的深度和增大单位面积栅电容，才能降低阈值电压的偏移量。另外,式（8。22）是建立在源、沟道、漏的空间电荷区都相等的假设基础上推导出来的，如果漏端电压增大,这会使栅控制的沟道电荷数量减少，变短,使阈值电压变成了漏极电压的函数，随着漏极电压增大，n沟器件的阈值电压也会减小.mosfet的窄沟道效应mosfet结构的表面空间电荷区电荷、电场、电容为了更详细地分析表面空间电荷层的性质，可以通过求解泊松方

7、程，定量地求出表面层中的电场强度、电势分布.为此,我们取轴垂直于半导体的表面并指向体内,规定轴的原点在表面处。表面空间电荷区中的电荷密度、电场强度和电势都是的函数。在利用泊松方程求解之前,我们先做如下假设：（1)半导体的表面是无限大表面（表面尺寸远大于空间电荷区的宽度,尽管这种假设会带来误差,但其误差及其微小,可以忽略不计）；这样我们可以利用一维的泊松方程求解。(2）为了讨论更一般的情况,半导体中的掺杂为补偿掺杂（这一假设更符合实际，因为nmos器件的沟道大都是经过了补偿掺杂，以得到合适的阈值电压值；pmos器件的衬底n阱的形成也是在p型原始衬底经过补偿掺杂获得的）.（3）在半导体内部，假定表

8、面空间电荷电离杂质为一常数，且与体内相等，电中性条件成立，所以空间电荷区的净浓度（4）其净掺杂表现为p型半导体.空间电荷区的净浓度可以写成如下形式：其中分别表示电离的施主杂质和电离的受主杂质浓度；如果在常温下杂质完全电离，则有（这是因为我们假设其掺杂为补偿掺杂)，；分别表示点处的p型半导体空穴（多子）浓度和电子（少子）浓度。在上述假设下，一维泊松方程的表达式：将和带入上式可以写成上式中的是半导体的介电常数、括弧中的第一项是是p型衬底的过剩少子浓度,第二项p型衬底的多子增量.其表达式分别由下式表示:将(8。28)和（8。29)两式带入式(8。27)的泊松方程:将上式两边同乘以，左边可以写成上式的

9、是电压为时的电场强度.将半导体内的电场设为零，对上式积分得将(8.30）式的右边对积分得：第一项积分得第二项积分得所以：及令称谓德拜长度。则应当注意：上式中的大于零时取“”号,小于零时取“”号。称做德拜长度.式（8.38)叫做函数,是表征半导体空间电荷层的一个重要参数。通过函数，可以方便地将表面空间电荷层的基本参数表达出来。在表面处,由此得到半导体的表面处电场强度为根据高斯定理，表面的单位面积电荷与表面电场的关系上式中的负号是因为规定电场方向指向半导体内部为正。将（8。40)带入上式，注意：当金属电极为正，即大于零时，用负号；反之,用正号。上式表示表面空间电荷层的单位电荷密度随表面势变化，这相

10、当于电容效应.微分电容可由求得:在第7章,我们只是定性地讨论过mos器件空间电荷层存在着4中状态,仍以p型衬底半导体为例：（1） 多子堆积状态（2） 耗尽状态（3） 平带状态（4） 少子反型状态图（8。6)是表面电荷密度和表面势的函数关系图,详细标出了p型硅在温度是300k,掺杂浓度时,表面电荷密度和表面势的函数关系。有了半导体表面电场，表面电荷和表面电容的表达式，就可以精确分析各种状态下情况.1 多数载流子堆积状态当外加电压0时,表面势及表面层内的电势都是负值，对于足够大和值,函数中因子的值远比的值小。又因为p型半导体远小于1，这样函数中只有含项起主要作用，其它项都可以略去。将上式带入式(8

11、。40）、(8。42)和式 (8。43）中，可得以上三式分别表示在多数载流子堆积状态时表面电场、表面电荷和表面电容随表面势的变化关系。2 平带状态表面势，根据式(8.38）很容易求得，从而求得。表面电荷则不能直接将直接带入（8.43)式,原因是将带入该式，分子分母均为零。要想求得表面势时的表面电荷需要对(8.43）式求极限在考虑到p型半导体远小于，最后得到3 耗尽状态当外加电压为正,但其大小还不足以使表面处的本征费米能级弯曲到费米能级以下时，表面不会出现反型,而处在耗尽状态。这时,表面势大于零，且远小于，函数中的及项都可以略去,则有将上式带入式（8。40)、（8.42)和式 (8。43)中,可

12、得其中是耗尽区宽度.耗尽状态下的表面电容的表达式跟平板电容的表达式一致。4 反型状态随着外加电压增大，表面处位于禁带中央的本征费米能级下降到之下，就会在表面处形成反型层。反型可分为弱反型和强反型两种，以表面处少子浓度与体内多子浓度的大小来界定。当表面处的少子浓度小于体内的多子浓度时，称为弱反型；当表面处的少子浓度大于体内的多子浓度时，称为强反型。表面处的少子浓度为当表面处的少子浓度等于体内的多子浓度时，即时，上式为或另一方面，根据波尔兹曼统计比较式(8.56)和式（8。57）可得强反型临界条件是强反型临界条件时的能带图如下图所示.因为式(8.59)式（8。57）的两边带入f函数此时的时，。式（

13、8.61)可以简化将上式带入式（8.40)、式（8。41） 和式 （8。42)中得当时,函数中的项随指数增加，其值较其它项都大的多,故可以略去其它项，可得应该值得注意：一旦出现强反型,表面耗尽层宽度就会达到最大值，不再随外电压的增加而增加。这是因为反型层中的电子屏蔽了外电场的作用.5。电容电压特性mos电容结构是mosfet的核心，mos器件和栅氧化层半导体界面处的大量信息可以从器件的电容电压关系即特性曲线中求得，mos器件电容的定义：其中，是金属极板上单位面积电荷的微分变量，是穿过电容的电压的微分变量。假设栅氧化层中及栅氧化层半导体界面处均无陷阱电荷。此时式中的是加在栅氧化层上的电压，是表面

14、势。由电中性条件得是单位面积的表面电荷.将上式带入（8。71）式,可得当栅压改变时，表面电荷和表面势随之改变。因此，将和上式的带入（8。70）式将上式的分子和分母同除以,并定义为半导体的表面电容。则有该式表明mos系统的电容相当于氧化层电容与半导体空间电荷层电容的串连。如下图所示.下面讨论:（1）堆积状态的mos系统电容前面的讨论已经得到堆积状态时的半导体表面电容有（8。47)式给出带入式（8。78)式得先考虑负偏压较大时的情形,这时,此时的mos系统电容等于栅氧化层电容。这是因为半导体的表面和体内都是同一类型p型。见下图中的ab段。(2) 平带状态平带状态的半导体表面电容的表达式由（8.49)式给出所以此时的mos系统电容为（3）耗尽状态当外加电压为正，但不足以使半导体的表面反型时，此时表面处于耗尽状态。表面电容的表达式由（8.53）给出mos系统的电容由下式给出继续加大偏压时的，表面耗尽区宽度表现为最大值。而此时的mos系统电容变为最小值当时，表面电容的表达式由(8。69)给出，.mos系统电容变为当较大时,表面出现强反型，表面处的少子载流子浓度显著增大，而反型层的厚度很小,使得表面电容。若反型层的载流子浓度的变化跟得上外加电压的变化，则此时的电容即为栅氧化层电容。另外，理解mos结构的总电容与栅压的关系还可以从下述关系来理解。,对p型衬底而言，在积累区，耗尽区宽度为