数字电路与数字系统——数字电路5

1、第五章第五章 可编程逻辑器件可编程逻辑器件 PLDPLD 可编程逻辑器件可编程逻辑器件PLDPLD（Programmable logic DeviceProgrammable logic Device) )，是由用，是由用 户自己编程来决定最终逻辑功能和结构的器件。户自己编程来决定最终逻辑功能和结构的器件。 为什么使用为什么使用PLD？ 将这些部件放在一个芯将这些部件放在一个芯 片片FPGA中。中。 现代数字系统由三种积木块构成：现代数字系统由三种积木块构成：CPUCPUPLDPLDRAMRAM PLA ( Programmable Logic Array）； PAL ( Programmab

2、le Array Logic）； GAL ( Generic Array Logic）； ISP（In System Porgrammable) ； CPLD （Complex Programmable Logic Device）； FPGA（Field Programmable Gates Array）； SoPC（System On a Programmable Chip ） PLD 低密度可编程低密度可编程 逻辑器件逻辑器件 LDPLD PROMCPLDFPGAGALPLAPAL 高密度可编程高密度可编程 逻辑器件逻辑器件 HDPLD High Density PLD 按集成度分类按集成

3、度分类PLDPLD： PLD的基本结构的基本结构 5.1 PLD5.1 PLD的基本概念的基本概念 B C A A A 1. 基本门电路的基本门电路的PLD表示法表示法 硬 连 线 断 开 连 接 由图可得由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC 例例 如如 ABC Y3Y2Y1 与阵列与阵列 或阵列或阵列 2 2 按可编程的部位分类按可编程的部位分类PLDPLD： 类型类型与阵列与阵列 或阵列或阵列 输出电路输出电路 PROM ( 即可编程即可编程 ROM )固定固定可编程可编程固定固定 PLA ( 即即 Programm

4、able Logic Array，可编程逻辑阵列，可编程逻辑阵列 ) 可编程可编程 可编程可编程固定固定 PAL ( 即即 Programmable Array Logic，可编程阵列逻辑，可编程阵列逻辑 ) 可编程可编程固定固定固定固定 GAL ( 即即Generic Array Logic， 通用阵列逻辑通用阵列逻辑 ) 可编程可编程固定固定可组态可组态 ABC Y3Y2Y1 与阵列与阵列 或阵列或阵列 PLD 熔丝熔丝 或或 反熔丝反熔丝 编程编程 掩膜掩膜 编程编程 浮栅浮栅 编程编程 静态静态 存储器存储器 编程编程 ROMEPLDCPLD FPGAFPGAGALPROMPAL 按编

5、程方法分类按编程方法分类PLDPLD： 先设计、再仿真，看占用资源数，最后去买器件先设计、再仿真，看占用资源数，最后去买器件. 2. 可编程器件的可编程器件的PLD表示表示 1) PROM 全译码全译码 实现组合逻辑的实现组合逻辑的 最小项表达式最小项表达式 用PROM构成一个将 4 位二进制码转换为格雷码的逻 辑电路。 列转换的真值表 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 B3

6、 B2 B1 B0 G3 G2 G1 G0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 )14,13,10, 9 , 6 , 5 , 2 , 1 ( )13,12,11,10, 5 , 4 , 3 , 2( )11,10, 9 , 8 , 7 , 6 , 5 , 4( )15,14,13,12,11,10, 9 , 8( 0 1 2 3 mG mG mG mG 需要需要ROM容量：容量

7、： 164 B0 B0 )14,13,10, 9 , 6 , 5 , 2 , 1 ( )13,12,11,10, 5 , 4 , 3 , 2( )11,10, 9 , 8 , 7 , 6 , 5 , 4( )15,14,13,12,11,10, 9 , 8( 0 1 2 3 mG mG mG mG 译码器译码器 存储体存储体 PALS and GALs macrocell CPLD器件 FPGA器件 目前，使用较广泛的目前，使用较广泛的PLD有有CPLD和和FPGA两大类。两大类。 5.2 现场可编程门阵列现场可编程门阵列FPGA CPLD 可编程逻辑阵列块可编程逻辑阵列块LABLAB，L L

8、ogic ogic A Array rray B Blocklock（与或结构较复杂）（与或结构较复杂） 可编程可编程I/OI/O模块（模块（I/OI/O C Cellell） 可编程内部连线（可编程内部连线（PIAPIA:programmable interconnect array）（固）（固 定长度的金属线）定长度的金属线） 内部延时时间固定，可预测内部延时时间固定，可预测 I/O PIA I/O I/OI/O I/OI/O Logic array block (LAB) SPLD Logic array block (LAB) SPLD Logic array block (LAB)

9、SPLD Logic array block (LAB) SPLD Logic array block (LAB) SPLD Logic array block (LAB) SPLD Macrocells 15 expander product terms from other macrocells 36 lines from PIA Shared expander Parallel expanders from other macrocells To I/O Product- term selection matrix D/T C EN PRE CLR Q MUX 1 MUX 2 MUX 3

10、 VCC MUX 4 MUX 5 From I/O Global clear Global clock FPGAFPGA 可编程逻辑功能块可编程逻辑功能块 CLBCLB（C Cell ell L Logic ogic B Blocklock），实现用户功能的），实现用户功能的 基本单元，由基本单元，由“查找表查找表LUT(look up tableLUT(look up table）（16161 1的的SRAMSRAM作为作为 函数发生器函数发生器) )触发器触发器进位控制逻辑进位控制逻辑”构成。构成。 可编程可编程I/OI/O模块（模块（IOBIOB） 可编程互连资源（可编程互连资源（PIR

11、( PIR( global interconnects、 local interconnects ) ) ) （不同长度的金属线）（不同长度的金属线） 内部延时时间不固定，预测性差内部延时时间不固定，预测性差 C CL LB B I IR R I IO OB BC CL LB B C CL LB BC CL LB B C CL LB B C CL LB B C CL LB BC CL LB BC CL LB B I IO OB BI IO OB B I IO OB B I IO OB B I IO OB B I IO OB B I IO OB B I IO OB BI IO OB B I IO

12、 OB BI IO OB B I IR RI IR R I IR RI IR RI IR RI IR R I IR R I IR R I IR R I IR R I IR R I IR RI IR R I IR RI IR R CPLDCPLDFPGAFPGA 内部结构内部结构ProductProducttermtermLookLookup Tableup Table 程序存储程序存储内部内部E E2 2PROM(flash)PROM(flash)SRAMSRAM，外挂，外挂E E2 2PROMPROM 资源类型资源类型组合电路资源丰富组合电路资源丰富触发器资源丰富触发器资源丰富 集成度集成度

13、低低高高 使用场合使用场合完成控制逻辑完成控制逻辑能完成比较复杂的算法能完成比较复杂的算法 速度速度慢慢快快 其他资源其他资源EABEAB（Embeded Array Block Embeded Array Block 嵌入式阵列块），锁相环嵌入式阵列块），锁相环 保密性保密性可加密可加密一般不能保密一般不能保密 5.3 在系统可编程在系统可编程ISP 一一. 在系统可编程技术在系统可编程技术（ISP） 传统的传统的PLDPLD在用于生产时，是先编程后装配。在用于生产时，是先编程后装配。 ispisp则可以在装配之前、装配过程中和装配之后再编程。则可以在装配之前、装配过程中和装配之后再编程。

14、二、二、ispLSI 1032的结构和特点的结构和特点 1. ispLSI 1032的主要特点：的主要特点： 与或阵列结构，集成密度为与或阵列结构，集成密度为6000等效门；等效门； 是电擦写是电擦写CMOS（E2CMOS）器件；）器件； 有有84个引脚，其中个引脚，其中64个是个是I/O引脚，引脚，8个是专用输入引个是专用输入引 脚，脚，4个时钟输入引脚，个时钟输入引脚，1个专用编程控制引脚等；个专用编程控制引脚等； 最大工作频率最大工作频率 fmax = 90 MHz。 触发器触发器192个个 4个巨块（包括个巨块（包括GLB、ORP、IOC） 2、 ispLSI 1032的体系结构：的体

15、系结构： 全局布线区全局布线区 GRP (Global Routing Pool)、 32个通用逻辑块个通用逻辑块 GLB （Generic Logic Block )、 输出布线区输出布线区ORP （Output Routing Pool） 、输入输出单、输入输出单 元元IOC （I/ cell） 、 和时钟分配网络和时钟分配网络 CDN （Clock Distribution Network)等构成等构成。 GLBGLB： ispLSI ispLSI 内部的基本逻辑单元，是最关键的部件，内部的基本逻辑单元，是最关键的部件， 系统的逻辑功能主要由它来实现。系统的逻辑功能主要由它来实现。 GRPGRP：是可编程连线网络。实现芯片内所有逻辑块及是可编程连线网络。实现芯片内所有逻辑块及 IOC IOC 相互连接。特点是输入、输出之间的延迟是恒定和可预相互