数字电路--第7章

1、第七章 半导体存储器 概述概述 第七章 半导体存储器 学习要点学习要点： 介绍各种半导体存储器的工作原理和使介绍各种半导体存储器的工作原理和使 用方法用方法 只读存储器只读存储器(ROM(ROM、PROMPROM、EPROMEPROM和快闪和快闪 存储器存储器) ) 随机存储器（随机存储器（DRAMDRAM、SRAMSRAM） 存储器容量的扩展及用存储器设计组合存储器容量的扩展及用存储器设计组合 逻辑电路的概念逻辑电路的概念 第七章 半导体存储器 7.1 7.1 概概 述述 半导体存储器是能存储大量二值信息的半导体器件。半导体存储器是能存储大量二值信息的半导体器件。 从存、从存、 取功能取功能

2、 上分为上分为 衡量存储器性能的重要指标：衡量存储器性能的重要指标：存储量和存取速度。存储量和存取速度。 只读存储器只读存储器 （ROM） 优点：电路结构简单，断电后数据不优点：电路结构简单，断电后数据不 丢失丢失 缺点：只适用于存储固定数据的场合缺点：只适用于存储固定数据的场合 随机存储器随机存储器 （RAM） 从制造从制造 工艺上工艺上 分为分为 双极型双极型 MOS型型 制作大容量的存储器制作大容量的存储器 在正常工作状态下只能从中读取在正常工作状态下只能从中读取 数据，不能快速地随时修改或重数据，不能快速地随时修改或重 新写入数据新写入数据 在正常工作状态下能随时向存储在正常工作状态下

3、能随时向存储 器写入数据或读出数据器写入数据或读出数据 优点：优点：读、写方便，使用灵活。读、写方便，使用灵活。 缺点：缺点：一旦停电，所存储的数据将一旦停电，所存储的数据将 随之消失。随之消失。 第七章 半导体存储器 7.2 只读存储器（只读存储器（ROM） 地地 址址 输输 入入 地地 址址 译译 码码 器器 存储矩阵存储矩阵 输输 出出 缓缓 冲冲 器器 数数 据据 输输 出出 三态三态 控制控制 由许多存储单元（二极管、双极由许多存储单元（二极管、双极 型三极管或型三极管或MOS管）排列组成。管）排列组成。 每个单元存放每个单元存放1位二值代码（位二值代码（0 或或1）。每一组存储单元

4、有一个）。每一组存储单元有一个 对应的地址代码。对应的地址代码。 将输入的地址代码译成相应的将输入的地址代码译成相应的 控制信号，利用控制信号从存控制信号，利用控制信号从存 储矩阵中选出指定的单元，并储矩阵中选出指定的单元，并 把其中的数据送到输出缓冲器把其中的数据送到输出缓冲器 能提高存储器的带负载能力，实能提高存储器的带负载能力，实 现对输出状态的三态控制，以便现对输出状态的三态控制，以便 与系统的总线联接与系统的总线联接 第七章 半导体存储器 地 址数 据 A1 A0D3 D2 D1 D0 0 0 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 0 字

5、线与位线的每个交叉点字线与位线的每个交叉点 都是一个存储单元。交点都是一个存储单元。交点 处接有二极管相当于存处接有二极管相当于存1， 没接二极管时相当于存没接二极管时相当于存0。 交点的数目交点的数目=存储单元数，存储单元数， 存储容量存储容量=(字数字数)*(位数位数) 用二极管制作的用二极管制作的ROMROM 地址线地址线 位线位线 字线字线 第七章 半导体存储器 用用MOS 工艺制作的工艺制作的ROM 用用N沟道增强型沟道增强型 MOS管代替二极管代替二极 管。字线与位线管。字线与位线 的每个交叉点处的每个交叉点处 接有接有MOS 管相管相 当于存当于存1，没接，没接 MOS 管时相当

6、管时相当 于存于存0。 注：接有注：接有MOS 管的位线由于管的位线由于 MOS管导通为管导通为 低电平，经反低电平，经反 相缓冲器输出相缓冲器输出 为高电平。为高电平。 第七章 半导体存储器 UCC 字线 Wi 位线 Di 熔丝 (a)(b) 字线 熔丝 位线 字线 Wi 位线 Di (a) V1 V2 位线 Di 字线 Wi (b) 熔丝型熔丝型PROM存储单元存储单元 PN结击穿法结击穿法PROM存储单元存储单元 PROM的总体结构与掩膜的总体结构与掩膜ROM一样，只是在出厂时所一样，只是在出厂时所 有存储单元都存入有存储单元都存入1或或0。 存储存储1，熔断后，熔断后， 存储存储0。

7、存储存储0，击穿后，击穿后， 存储存储1。 第七章 半导体存储器 出厂时所有存储出厂时所有存储 单元都存入单元都存入1。 编程时先输入地址编程时先输入地址 代码，找出要写入代码，找出要写入 0的单元地址。然的单元地址。然 后使后使VCC和选中的字和选中的字 线提高到编程所需线提高到编程所需 要的高电平，同时要的高电平，同时 在编程单元的位线在编程单元的位线 上加入编程脉冲上加入编程脉冲(幅幅 度约度约20V，持续时，持续时 间约几微秒间约几微秒)，此时，此时 写入放大器写入放大器AW的输的输 出为低电平、低内出为低电平、低内 阻状态，有较大的阻状态，有较大的 脉冲电流流过熔丝，脉冲电流流过熔丝

8、， 熔丝熔断。熔丝熔断。 PROM的内容的内容 一经写入，就一经写入，就 不能修改。不能修改。 PROM的结构原理图的结构原理图 第七章 半导体存储器 用紫外线照射进行擦除的用紫外线照射进行擦除的UVEPROM 、用电信号擦除、用电信号擦除 的的E2PROM和快闪存储器和快闪存储器(Flash Memory)。 一、一、EPROM(UVEPROM)EPROM(UVEPROM) EPROM) EPROM与与PROM的总体结构形式没有多大区别，的总体结构形式没有多大区别， EPROM中采用叠栅注入中采用叠栅注入MOS管制作存储单元。管制作存储单元。 图图7.2.6 SIMOS管的结构和符号管的结构

9、和符号 第七章 半导体存储器 SIMOS 控制栅控制栅GC用于控制读出和写入。用于控制读出和写入。 浮置栅浮置栅Gf用于长期保存注入电荷。用于长期保存注入电荷。 1.浮浮置栅上置栅上未注入未注入电荷电荷 以前，在控制栅上加入以前，在控制栅上加入 正常高电平电压，能够正常高电平电压，能够 使漏使漏源之间产生导电源之间产生导电 沟道，沟道，SIMOS导通导通。 2.浮浮置栅上置栅上注入负注入负电荷电荷 以后，必须在控制栅上以后，必须在控制栅上 加入更高电压才能抵消加入更高电压才能抵消 注入电荷的影响而形成注入电荷的影响而形成 导电沟道，因此在栅极导电沟道，因此在栅极 加上正常的高电平信号加上正常的

10、高电平信号 时时SIMOS不会导通不会导通。 图图7.2.6 SIMOS管的结构和符号管的结构和符号 第七章 半导体存储器 浮栅上的电荷无放电通路，没法泄漏。浮栅上的电荷无放电通路，没法泄漏。 用用紫外线照射紫外线照射芯片上的玻璃窗，则形成光电电流，把栅极芯片上的玻璃窗，则形成光电电流，把栅极 电子带回到多晶硅衬底，电子带回到多晶硅衬底，SIMOS管恢复到初始的导通状态。管恢复到初始的导通状态。 第七章 半导体存储器 1.浮浮置栅上置栅上未注入未注入电荷电荷 在控制栅上加入正常高在控制栅上加入正常高 电平电压，电平电压，SIMOS导通，导通， 相当于写入相当于写入0。 2.浮浮置栅上置栅上注入

11、负注入负电荷以电荷以 后，在栅极加上正常的高后，在栅极加上正常的高 电平信号时电平信号时SIMOS不会不会 导通导通，相当于写入相当于写入1。 第七章 半导体存储器 二、二、E2PROM 前面研究的可擦写存储器的缺点是要擦除已存入的信息必须用前面研究的可擦写存储器的缺点是要擦除已存入的信息必须用 紫外光照射一定的时间，因此不能用于快速改变储存信息的场合，紫外光照射一定的时间，因此不能用于快速改变储存信息的场合， 用隧道型储存单元制成的存储器克服了这一缺点，它称为电可改写用隧道型储存单元制成的存储器克服了这一缺点，它称为电可改写 只读存储器只读存储器E2PROM，即电擦除、电编程的只读存储器。，

12、即电擦除、电编程的只读存储器。 它与叠栅型管的不同在于浮栅延长区与漏区它与叠栅型管的不同在于浮栅延长区与漏区N 之间的交叠处有之间的交叠处有 一个厚度约为一个厚度约为80埃的薄绝缘层埃的薄绝缘层 图图7.2.8 Flotox管的结构和符号管的结构和符号 图图7.2.9 E2 PROM的存储单元的存储单元 第七章 半导体存储器 三、闪速型存储器（三、闪速型存储器（Flash Memory） 闪速存储单元去掉了隧道型存储单元的选择管，它不像闪速存储单元去掉了隧道型存储单元的选择管，它不像 E2PROM那样一次只能擦除一个字，而是可以用一个信号，那样一次只能擦除一个字，而是可以用一个信号， 在几毫秒

13、内擦除一大区段。在几毫秒内擦除一大区段。 因此，闪速存储单元比隧道型存储单元的芯片结构更简因此，闪速存储单元比隧道型存储单元的芯片结构更简 单、更有效，使用闪速存储单元制成的单、更有效，使用闪速存储单元制成的PLD器件密度更高。器件密度更高。 第七章 半导体存储器 闪速存储单元又称为闪速存储单元又称为快擦快写存储单元快擦快写存储单元。下图是闪速存储。下图是闪速存储 单元剖面图。单元剖面图。 Flash工作原理类似于叠栅型存储单元，但有两点不同之处：工作原理类似于叠栅型存储单元，但有两点不同之处： 1. 闪速存储单元源极的区域闪速存储单元源极的区域Sn+大于漏极的区域大于漏极的区域Dn+，两，两

14、 区域不是对称的，使浮栅上的电子进行分级双扩散，电子扩区域不是对称的，使浮栅上的电子进行分级双扩散，电子扩 散的速度远远大于叠栅型存储单元；散的速度远远大于叠栅型存储单元； 2. 叠栅存储单元的浮栅到叠栅存储单元的浮栅到P型衬底间的氧化物层约型衬底间的氧化物层约200埃左埃左 右，而闪速存储单元的氧化物层更薄，约为右，而闪速存储单元的氧化物层更薄，约为100埃。埃。 第七章 半导体存储器 7.3 随机存储器（随机存储器（RAM） 特点：特点：工作时可以随时从任何一个指定地址读工作时可以随时从任何一个指定地址读 出数据，也可以随时将数据写入任何一个指定出数据，也可以随时将数据写入任何一个指定 的

15、存储单元中。的存储单元中。 优点：优点：读、写方便，使用灵活。读、写方便，使用灵活。 缺点：缺点：一旦停电，所存储的数据将随之消失。一旦停电，所存储的数据将随之消失。 第七章 半导体存储器 由大量寄存器由大量寄存器 构成的矩阵构成的矩阵 用以决定访问用以决定访问 哪个字单元哪个字单元 读出及写入读出及写入 数据的通道数据的通道 用以决定对用以决定对 被选中的单元被选中的单元 是读还是写是读还是写 7.3.1 静态随机存储器静态随机存储器(SRAM) 一、一、SRAM的结构和工作原理的结构和工作原理 第七章 半导体存储器 地址的选择通过地址译码器来实现。地址译码器由行译地址的选择通过地址译码器来

16、实现。地址译码器由行译 码器和列译码器组成。行、列译码器的输出即为行、列选择码器和列译码器组成。行、列译码器的输出即为行、列选择 线，由它们共同确定欲选择的地址单元。线，由它们共同确定欲选择的地址单元。 A0 A1 A2 A3 A4 X0 X1 X2 X31 A5 A6 A7 Y0 Y1 Y7 行译码器 列 译 码 器 2564 RAM存储矩阵中，存储矩阵中，256个字需要个字需要8位地址码位地址码A7A0。其。其 中高中高3位位A7A5用于列译码输入，低用于列译码输入，低5位位A4A0用于行译码输入。用于行译码输入。 A7A0=00100010时，时，Y1=1、X2=1，选中，选中X2和和Y

17、1交叉的字单元。交叉的字单元。 0 1 0 0 0 1 0 0 存储单元 1024个存储单元排成 32行32列的矩阵 第七章 半导体存储器 RAM是由许许多多的基本寄存器组合起来是由许许多多的基本寄存器组合起来 构成的大规模集成电路。构成的大规模集成电路。RAM中的每个寄存器中的每个寄存器 称为一个字，寄存器中的每一位称为一个存储单称为一个字，寄存器中的每一位称为一个存储单 元。寄存器的个数（字数）与寄存器中存储单元元。寄存器的个数（字数）与寄存器中存储单元 个数（位数）的乘积，叫做个数（位数）的乘积，叫做RAM的容量。按照的容量。按照 RAM中寄存器位数的不同，中寄存器位数的不同，RAM有多

18、字有多字1位和位和 多字多位两种结构形式。在多字多字多位两种结构形式。在多字1位结构中，每位结构中，每 个寄存器都只有个寄存器都只有1位，例如一个容量为位，例如一个容量为10241位位 的的RAM，就是一个有，就是一个有1024个个1位寄存器的位寄存器的RAM。 多字多位结构中，每个寄存器都有多位，例如一多字多位结构中，每个寄存器都有多位，例如一 个容量为个容量为2564位的位的RAM，就是一个有，就是一个有256个个4 位寄存器的位寄存器的RAM。 第七章 半导体存储器 1024 4位位RAM（2114）的结构框图）的结构框图 第七章 半导体存储器 二、二、SRAM的静态存储单元的静态存储单

19、元 图图7.3.4 六管六管CMOS静态存储单元静态存储单元图图7.3.5 双极型双极型RAM 的静态存储单元的静态存储单元 第七章 半导体存储器 作存储单元 触发器，为基本RSTT 41 相通、与、导通， 行中被选中，时，能在 jj i BBQQTT X 65 11 , 单元与缓冲器相连 列第 行第 导通，这时 时，所在列被选中， j i TT Yj 87 1 , ，读操作 截止，与导通，则若 时，当 O I Q AAA W R SC 321 1 0 , ，写操作 导通，与截止，则若 Q O I AAA W R 321 0, 六管N沟道增强型MOS管 第七章 半导体存储器 24 23 22

20、21 20 19 18 17 16 15 14 13 6116 1 2 3 4 5 6 7 8 9 10 11 12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VDD A8 A9 WEOEA10 CS D7 D6 D5 D4 D3 集成集成2kB8位位RAM6116 写入控制端 片选端 输出使能端 A0A10：地址码输入端，D0D7：数码输出端。 第七章 半导体存储器 7.4 RAM容量的扩展容量的扩展 将地址线、读写线和 片选线对应地并联在一起 输入输出（I/O）分开 使用作为字的各个位线 第七章 半导体存储器 A0 A1 A9 R/W A10 A11 A12

21、 I/O0 I/O1 I/O3 I/O2 I/O0 I/O1 I/O2 I/O3 1k4RAM(7) A0 A1 A9 R/W CS I/O0 I/O1 I/O2 I/O3 1k4RAM(1) A0 A1 A9 R/W CS I/O0 I/O1 I/O2 I/O3 1k4RAM(0) A0 A1 A9 R/W CS Y0Y1Y2Y3Y4Y5Y6 Y7 3 线-8 线译码器 A0 A1 A2 输入输出（I/O）线并联 要增加的地址线A10A12 与译码器的输入相连， 译码器的输出分别接至 8片RAM的片选控制端 第七章 半导体存储器 7.5 用存储器实现组合逻辑函数用存储器实现组合逻辑函数 A1

22、 A0D0 D1 D2 D3 0 0 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 0 若以地址为输入变量，输出数据为输出变量，则有：若以地址为输入变量，输出数据为输出变量，则有： 由由ROMROM的数据表的数据表 310 mmD 输出数据可以看成地址变量的逻辑函数输出数据可以看成地址变量的逻辑函数 第七章 半导体存储器 例例1：用用ROM设计一个八段字符显示的译码器设计一个八段字符显示的译码器( (真值表见真值表见P377)P377)。 由于数据中由于数据中 0的数目比的数目比1 的数目少得的数目少得 多，所以以多，所以以 结点上接入结点上接入 二极管表

23、示二极管表示 存入存入0，未，未 接入二极管接入二极管 表示存入表示存入1， 所以用接入所以用接入 二极管表示二极管表示 存入存入0比用比用 接入二极管接入二极管 表示存入表示存入1 要节省器件要节省器件 第七章 半导体存储器 解：将上式化为最小项和的形式得到解：将上式化为最小项和的形式得到 76321 mmmmY 1410762 mmmmY 1443 mmY 1524 mmY 或或 例例2：用：用ROM产生如下的一组多输出逻辑函数产生如下的一组多输出逻辑函数 ABCDDCBAY DCBADABCY BCDADBCDCBAY CBABCAY 4 3 2 1 CDBADCBABCDADBCAY

24、1 BCDADABCDBCADCBAY 2 DCBADABCY 3 ABCDDCBAY 4 第七章 半导体存储器 函数函数 最小项最小项 Y1Y2Y3Y4 m000000000 w0 m100000001 w1 m210010010 w2 m310000011 w3 m400100100 w4 m500000101 w5 m611000110 w6 m711000111 w7 m800001000 w8 m900001001 w9 m1001001010 w10 m1100001011 w11 m1200001100 w12 m1300001101 w13 m1401101110 w14 m1

25、500011111 w15 D3D2D1D0 地址地址 数据数据 76321 mmmmY 1410762 mmmmY 1443 mmY 1524 mmY 以接入存储器以接入存储器 件表示存件表示存1， 以不接表示存以不接表示存0 第七章 半导体存储器 例例2的的ROM点阵图点阵图 返回返回 以接入存储器件表示存以接入存储器件表示存1，以不接表示存，以不接表示存 0 第七章 半导体存储器 如果把如果把ROMROM的的地址代码地址代码视为一组视为一组输入逻辑输入逻辑 变量变量，并把，并把输出数据输出数据视为一组视为一组多输出逻辑变量多输出逻辑变量， 则输出与输入之间就是一组多输出的组合逻辑则输出与输入之间就是一组多输出的组合逻辑 函数。即：函数。即：地址